[发明专利]一种半导体器件的制造方法和半导体器件有效
申请号: | 201310743202.0 | 申请日: | 2013-12-27 |
公开(公告)号: | CN104752313B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 黄河;李海艇;金兴成;汪新学;赵洪波;陈福成;向阳辉 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/84;H01L27/12 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 高伟;赵礼杰 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 暂无信息 | 说明书: | 暂无信息 |
摘要: | 本发明提供一种半导体器件的制造方法和半导体器件,涉及半导体技术领域。本发明的半导体器件的制造方法,可以通过深绝缘沟槽以及介电盖帽层对位于埋入式绝缘层下方的第一半导体衬底与位于埋入式绝缘层上方的第二半导体衬底上的晶体管以及互连线进行有效隔离,最大程度地降低基板耦合作用,提高半导体器件的性能。本发明的半导体器件,具有深绝缘沟槽以及介电盖帽层,可以对位于埋入式绝缘层下方的第一半导体衬底与位于埋入式绝缘层上方的第二半导体衬底上的晶体管以及互连线进行有效隔离,最大程度地降低基板耦合作用,提高半导体器件的性能。 | ||
搜索关键词: | 一种 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供包括自下而上依次层叠的第一半导体衬底、埋入式绝缘层和第二半导体衬底的绝缘体上硅衬底,在所述绝缘体上硅衬底的第一区域和第二区域形成位于所述第二半导体衬底内的浅沟槽隔离以及位于所述第二半导体衬底内部和上表面的晶体管;步骤S102:在所述第二半导体衬底上形成具有开口的硬掩膜层,所述开口暴露出所述第二半导体衬底位于第二区域的部分;步骤S103:利用所述硬掩膜层进行刻蚀,去除位于第二区域内的晶体管和浅沟槽隔离以及所述第二半导体衬底和所述埋入式绝缘层位于第二区域的部分,以形成深绝缘沟槽;步骤S104:去除所述硬掩膜层,形成覆盖所述深绝缘沟槽的底部和侧壁以及所述第二半导体衬底的介电盖帽层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310743202.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造