[发明专利]半导体器件及其形成方法、提高晶圆切割成品率的方法在审

专利信息
申请号: 201310745759.8 申请日: 2013-12-30
公开(公告)号: CN104752325A 公开(公告)日: 2015-07-01
发明(设计)人: 马振勇;刘文晓;戴海波;李日鑫 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L23/522;H01L21/78
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件及其形成方法、提高晶圆切割成品率的方法,其中半导体器件的形成方法包括:提供晶圆,晶圆分为多个芯片区、和位于相邻两芯片区之间的切割道;在晶圆上形成层间介质层;在层间介质层中形成对应芯片区的多层互连金属层和多层插塞层,相邻两层互连金属层之间通过插塞层电连接;在层间介质层中形成对应切割道的多层伪插塞层,每层伪插塞层包括多个伪插塞。在沿切割道切割半导体器件时,切割道位置产生的应力主要作用在伪插塞上,芯片区的层间介质层部分和其中的插塞层不会受到应力或仅受到较小应力,防止芯片区的层间介质层部分和其中的插塞层断裂,确保芯片区的互连金属层和插塞层的互连性能良好。这显著提高了晶圆切割成品率。
搜索关键词: 半导体器件 及其 形成 方法 提高 切割 成品率
【主权项】:
一种半导体器件的形成方法,其特征在于,包括:提供晶圆,所述晶圆分为多个芯片区、和位于相邻两芯片区之间的切割道;在所述晶圆上形成层间介质层;在所述层间介质层中形成对应所述芯片区的多层互连金属层和多层插塞层,相邻两层互连金属层之间通过插塞层电连接;在所述层间介质层中形成对应所述切割道的多层伪插塞层,每层伪插塞层包括多个伪插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;,未经中芯国际集成电路制造(上海)有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310745759.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code