[发明专利]一种便携瞄准式雷达干扰模拟器

摘要

本发明公开了一种便携瞄准式雷达干扰模拟器，包括：接收天线（1）、发射天线（2）、上下变频器（3）、模数转换器（4）和数模转换器（5），还包括：显示控制装置（6）和FPGA可编程逻辑控制器（7）。接收天线（1）为便携瞄准式雷达干扰模拟器的输入端，发射天线（2）为便携瞄准式雷达干扰模拟器的输出端。便携瞄准式雷达干扰模拟器工作时安装在稳定平台上，接收天线（1）和发射天线（2）对准被干扰雷达。波形数据依次通过数模转换器（5）、上下变频器（3）、发射天线（2）后，定向辐射至被干扰雷达。本发明总重量不大于10kg，设备体积小，便携性强，非常适合雷达部队在电子战条件下训练使用。

主权项

一种便携瞄准式雷达干扰模拟器，包括：接收天线（1）、发射天线（2）、上下变频器（3）、模数转换器（4）和数模转换器（5），其特征在于还包括：显示控制装置（6）和FPGA可编程逻辑控制器（7）；所述的显示控制装置（6）包括：LED数码管（8）、移位寄存器（9）、旋钮式数字开关（10）；FPGA可编程逻辑控制器（7）包括：信号处理模块（11）、功率及带内频率测量模块（12）、重复周期测量模块（13）、核心控制模块（14）、波形存储模块（15）、波形产生模块（16）；接收天线（1）为便携瞄准式雷达干扰模拟器的输入端，发射天线（2）为便携瞄准式雷达干扰模拟器的输出端；接收天线（1）、上下变频器（3）和模数转换器（4）顺次串联；模数转换器（4）的数字中频信号输出端与FPGA可编程逻辑控制器（7）的数字中频信号输入端连接；FPGA可编程逻辑控制器（7）的波形数据输出端与数模转换器（5）的波形数据输入端连接；数模转换器（5）、上下变频器（3）和发射天线（2）顺次串联；FPGA可编程逻辑控制器（7）的频率控制输出端与上下变频器（3）的频率控制输入端连接；上下变频器（3）的基准时钟输出端分别与FPGA可编程逻辑控制器（7）的时钟输入端、模数转换器（4）的时钟输入端、数模转换器（5）的时钟输入端连接；FPGA可编程逻辑控制器（7）的串行数据输出端与移位寄存器（9）的串行数据输入端连接；移位寄存器（9）的并行输出端与LED数码管（8）的输入端连接；旋钮式数字开关（10）的输出端与FPGA可编程逻辑控制器（7）的输入端连接；FPGA可编程逻辑控制器（7）中，信号处理模块（11）用于对模数转换器（4）转换的数字中频信号进行低通滤波和快速傅立叶变换；功率及带内频率测量模块（12）用于测量快速傅立叶变换后数字中频信号的最大功率及最大功率对应通频带内的频率；重复周期测量模块（13）用于测量数字中频信号的重复周期，并将结果发送给核心控制模块（14）；核心控制模块（14）用于获取数字旋钮式开关的量值，控制程控本地振荡器的频率，获取重复周期测量模块（13）的重复周期测量结果，获取功率及带内频率测量模块（12）的功率和频率测量结果，得到被干扰雷达的工作频率并将结果转换为串行信号输出给移位寄存器（9），控制波形存储模块（15）和波形产生模块（16）输出干扰波形；波形存储模块（15）用于存储预先确定的干扰波形数据；波形产生模块（16）用于获取干扰波形数据，根据核心控制模块（14）的控制时序，将波形数据输出给数模转换器（5）；便携瞄准式雷达干扰模拟器工作时安装在稳定平台上，接收天线（1）和发射天线（2）对准被干扰雷达；FPGA可编程逻辑控制器（7）设置上下变频器（3）处于可控频率的最小值；接收天线（1）获取被干扰雷达的射频脉冲信号，通过上下变频器（3）变为中频脉冲信号；中频脉冲信号经过模数转换器（4）变为数字中频脉冲信号后，由FPGA可编程逻辑控制器（7）的信号处理模块（11）进行低通滤波以及快速傅立叶变换；同时由重复周期测量模块（13）测量数字中频脉冲信号的重复周期；信号处理模块（11）处理后的结果被送入功率及带内频率测量模块（12），由功率及带内频率测量模块（12）测量信号处理模块（11）处理后结果的功率最大值以及对应的通频带频率，再将测量结果发送给核心控制模块（14）；核心控制模块（14）将功率最大值与固定门限进行比较，如果任意连续4ms获取的功率最大值均小于固定门限，则核心控制模块（14）控制上下变频器（3）向上跳至下一个频点，然后重复进行中频脉冲信号的功率测量，直到获取功率大于固定门限为止；如果功率最大值大于固定门限且两次获取功率最大值的间隔小于4ms，则核心控制模块（14）以重复周期测量模块（13）测得的结果为重复周期，循环地将波形数据从波形存储模块（15）中读出，通过波形产生模块（16）发送给数模转换器（5），同时核心控制模块（14）确定被测雷达的工作频率并发送给移位寄存器（9）；波形数据依次通过数模转换器（5）、上下变频器（3）、发射天线（2）后，定向辐射至被干扰雷达。