[发明专利]半导体器件的形成方法在审

专利信息
申请号: 201310754213.9 申请日: 2013-12-31
公开(公告)号: CN104752184A 公开(公告)日: 2015-07-01
发明(设计)人: 毛刚 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/28 分类号: H01L21/28;H01L21/8238
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 暂无信息 说明书: 暂无信息
摘要: 一种半导体器件的形成方法,在半导体衬底上形成伪栅材料层后,在所述伪栅材料层上方形成第一硬掩模层,之后在刻蚀所述第一硬掩模层和伪栅材料层形成伪栅结构后,在所述伪栅结构上保留所述第一硬掩模层,在之后的嵌入式应力晶体管制备工艺中,所述第一硬掩模层始终覆盖在所述伪栅上方,从而避免伪栅结构被破坏,进而确保后续形成的与所述伪栅结构相匹配的金属栅极的结构。
搜索关键词: 半导体器件 形成 方法
【主权项】:
一种半导体器件的形成方法,其特征在于:包括:提供半导体衬底;在所述半导体衬底上形成伪栅材料层;在所述伪栅材料层上形成第一硬掩模层;刻蚀所述第一硬掩模层,在所述第一硬掩模层内形成硬掩模图案;以所述硬掩模图案为掩模刻蚀所述伪栅材料层,形成伪栅结构,在所述伪栅结构上保留所述第一硬掩模层;在所述半导体衬底上形成第二硬掩模层,所述第二硬掩模层覆盖所述伪栅结构;刻蚀所述第二硬掩模层,在所述伪栅结构周边的半导体衬底内形成凹槽,并在所述凹槽内形成应力层;去除所述半导体衬底上剩余的第二硬掩模层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310754213.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top