[实用新型]一种基于频域的PN码快速捕获装置有效
申请号: | 201320037387.9 | 申请日: | 2013-01-21 |
公开(公告)号: | CN203086464U | 公开(公告)日: | 2013-07-24 |
发明(设计)人: | 翟继强;李雄飞;陶孝锋;王显煜;董超 | 申请(专利权)人: | 西安空间无线电技术研究所 |
主分类号: | H04B1/7075 | 分类号: | H04B1/7075 |
代理公司: | 中国航天科技专利中心 11009 | 代理人: | 庞静 |
地址: | 710100 陕*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种基于频域的PN码快速捕获装置,策略控制单元控制PN码生成器生成IQ两路PN码,并输出控制信号至FFT处理单元和门限判决单元进行多码相位搜索;并行相关单元由M个并行相关器组成,每个并行相关器对输入的扩频调制IQ两路信号分别与PN码生成器生成的IQ两路PN码进行相关,输出M组相关值至FFT处理单元;FFT处理单元按顺序完成M个PN码相位的N点FFT运算,运算结果输出至累加器进行非相干累加,累加结果输出至门限判决单元;门限判决单元根据累加结果确定自适应门限,搜索最大值并且记录最大值对应的位置和当前的PN码相位,根据自适应门限和最大值在策略控制单元的控制下进行PN码的捕获。 | ||
搜索关键词: | 一种 基于 pn 快速 捕获 装置 | ||
【主权项】:
一种基于频域的PN码快速捕获装置,其特征在于:包括并行相关单元、FFT处理单元、门限判决单元和策略控制单元;并行相关单元由M个并行相关器组成,每个并行相关器对输入的扩频调制IQ两路信号分别与PN码生成器生成的IQ两路PN码进行相关,输出M组相关值至FFT处理单元;FFT处理单元包括M个RAM、复用选择器、N点FFT计算模块和累加器;M组相关值分别存储在M个RAM中,每个RAM与复用选择器之间进行数据通信,复用选择器的输出连接N点FFT计算模块,N点FFT计算模块通过复用选择器从RAM中按顺序完成M个PN码相位的N点FFT运算,运算结果输出至累加器进行非相干累加,累加结果输出至门限判决单元;策略控制单元控制PN码生成器生成IQ两路PN码,并输出控制信号至FFT处理单元和门限判决单元进行多码相位搜索;门限判决单元根据累加结果确定自适应门限,搜索最大值并且记录最大值对应的位置和当前的PN码相位,根据自适应门限和最大值在策略控制单元的控制下进行PN码的捕获。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安空间无线电技术研究所,未经西安空间无线电技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201320037387.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种汽车制动管路的手动弯管器具
- 下一篇:数模转换器DAC及其校准电路