[实用新型]一种基于FPGA的五流水线数字信号处理器

摘要

一种基于FPGA的五流水线数字信号处理器，它涉及数字信号处理器领域，它包括指令存储器、第一数据存储器-第三数据存储器、数字信号处理运算单元、逻辑运算单元、操作数A选择器、操作数B选择器、操作数C选择器、操作数L选择器、分支逻辑电路、程序计数器、数据移位器、P1移位器、P2移位器、P寄存器、S寄存器、第一选择器-第六选择器、第一逻辑电路-第六逻辑电路，它能完成大功率电力电子装置所需要的复杂的控制计算，执行效率高，并且程序易于开发，易于维护，仅占用少量的FPGA逻辑资源。

主权项

一种基于FPGA的五流水线数字信号处理器，其特征在于它包括指令存储器(ZC)、第一数据存储器‑第三数据存储器(SC1‑SC3)、数字信号处理运算单元(SCY)、逻辑运算单元(LY)、操作数A选择器(CX1)、操作数B选择器(CX2)、操作数C选择器(CX3)、操作数L选择器(CX4)、分支逻辑电路(FL)、程序计数器(CJ)、数据移位器(SY)、P1移位器(Y1)、P2移位器(Y2)、P寄存器(J1)、S寄存器(J2)、第一选择器‑第六选择器(X1‑X6)、第一逻辑电路‑第六逻辑电路(L1‑L6)，指令存储器(ZC)的一端分别与程序计数器(CJ)的一端、第一选择器(X1)的4脚连接，程序计数器(CJ)的另一端与第一选择器(X1)的1脚连接，指令存储器(ZC)的另一端分别与第一选择器(X1)的3脚、分支逻辑电路(FL)的2脚、第二选择器(X2)的1脚、第二选择器(X2)的4脚、第一数据存储器(SC1)的2脚、第一逻辑电路(L1)的1脚、第四选择器(X4)的1脚、第五选择器(X5)的1脚、数据移位器(SY)的1脚、第二数据存储器(SC2)的1脚、第二数据存储器(SC2)的2脚、第二逻辑电路(L2)的1脚、第四选择器(X4)的4脚、第五选择器(X5)的4脚、第六选择器(X6)的4脚、第三选择器(X3)的2脚、第三逻辑电路(L3)的一端、第三数据存储器(SC3)的3脚连接、第五逻辑电路(L5)的1脚、逻辑运算单元(LY)的2脚、数字信号处理运算单元(SCY)的5脚、S寄存器(J2)的1脚、第六逻辑电路(L6)的2脚、P寄存器(J1)的1脚、P1移位器(Y1)的2脚、P2移位器(Y2)的2脚连接，第一选择器(X1)的5脚与分支逻辑电路(FL)的4脚连接，分支逻辑电路(FL)的3脚分别与第一逻辑电路(L1)的2脚、第二逻辑电路(L2)的2脚、第五逻辑电路(L5)的2脚、S寄存器(J2)的3脚、第六逻辑电路(L6)的3 脚连接，第二选择器(X2)的3脚与第一数据存储器(SC1)的1脚连接，第二选择器(X2)的2脚分别与第三数据存储器(SC3)的5脚、第六选择器(X6)的2脚、操作数L选择器(CX4)的3脚、第五选择器(X5)的2脚连接，第一数据存储器(SC1)的3脚与第一逻辑电路(L1)的3脚连接，第一数据存储器(SC1)的4脚与操作数B选择器(CX2)的2脚连接，第一数据存储器(SC1)的5脚分别与第二数据存储器(SC2)的5脚、第三数据存储器(SC3)的6脚、P1移位器(Y1)的1脚连接，第二数据存储器(SC2)的3脚与第二逻辑电路(L2)的3脚连接，第二数据存储器(SC2)的4脚分别与数据移位器(SY)的2脚、操作数L选择器(CX4)的2脚连接，第三选择器(X3)的3脚与第三数据存储器(SC3)的1脚连接，第三选择器(X3)的4脚分别与第三逻辑电路(L3)的另一端、第四逻辑电路(L4)的1脚连接，第四逻辑电路(L4)的3脚与第三数据存储器(SC3)的2脚连接，第三数据存储器(SC3)的4脚与第五逻辑电路(L5)的3脚连接，第四选择器(X4)的2脚分别与数据移位器(SY)的3脚、第六选择器(X6)的1脚、操作数A选择器(CX1)的2脚连接，第四选择器(X4)的3脚与操作数B选择器(CX2)的3脚连接，第五选择器(X5)的3脚与操作数A选择器(CX1)的3脚连接，第六选择器(X6)的3脚与操作数C选择器(CX3)的3脚连接，操作数A选择器(CX1)的1脚分别与操作数C选择器(CX3)的1脚、P2移位器(Y2)的3脚、P1移位器(Y1)的3脚、P寄存器(J1)的2脚、操作数L选择器(CX4)的1脚连接，操作数A选择器(CX1)的4脚分别与操作数A选择器(CX1)的6脚、数字信号处理运算单元(SCY)的2脚连接，操作数A选择器(CX1)的5脚分别与操作数B选择器(CX2)的5脚、操作数C选择器(CX3)的5脚、操作数L选择器(CX4)的5脚连接，操作数B选择器(CX2) 的1脚分别与操作数C选择器(CX3)的2脚、P2移位器(Y2)的1脚连接，操作数B选择器(CX2)的4脚分别与操作数B选择器(CX2)的6脚、数字信号处理运算单元(SCY)的3脚连接，操作数C选择器(CX3)的4脚分别与操作数C选择器(CX3)的6脚、数字信号处理运算单元(SCY)的1脚连接，操作数L选择器(CX4)的4脚分别与操作数L选择器(CX4)的6脚、逻辑运算单元(LY)的1脚连接，逻辑运算单元(LY)的3脚与数字信号处理运算单元(SCY)的4脚连接，数字信号处理运算单元(SCY)的6脚分别与P寄存器(J1)的3脚、S寄存器(J2)的2脚连接。