[实用新型]一种采用FPGA实现多路串行ADC同步的装置有效
| 申请号： | 201320124082.1 | 申请日： | 2013-03-19 |
| 公开（公告）号： | CN203340053U | 公开（公告）日： | 2013-12-11 |
| 发明（设计）人： | 马晓川;鄢社锋;林津丞;杨力;彭承彦;王敏 | 申请（专利权）人： | 中国科学院声学研究所 |
| 主分类号： | H03M1/54 | 分类号： | H03M1/54 |
| 代理公司： | 北京法思腾知识产权代理有限公司 11318 | 代理人： | 杨小蓉;杨青 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种采用FPGA实现多路串行ADC同步的装置，所述装置包括ADC模拟电路模块、ADC数据采集模块以及数据缓存模块，其中：所述ADC模拟电路模块，用于将外部输入的模拟信号转换成数字信号，并将转换后的数字信号传输给ADC数据采集模块，由多个单路ADC模拟电路模块组成；所述ADC数据采集模块，用于同步控制ADC模拟电路模块，并采集ADC模拟电路模块转换后的数字信号，将串行数字信号转换成并行，同时将并行的ADC数据传给数据缓存模块；所述数据缓存模块，用于接收并缓存ADC数据采集模块传出的并行ADC数据，以备系统的下一级设备使用和处理。本实用新型基于FPGA实现声纳系统中的信号采集技术，技术含量高、保密性强。 | ||
| 搜索关键词： | 一种 采用 fpga 实现 串行 adc 同步 装置 | ||
【主权项】：
一种采用FPGA实现多路串行ADC同步的装置，所述装置包括ADC模拟电路模块、ADC数据采集模块以及数据缓存模块，其中： 所述ADC模拟电路模块，用于将外部输入的模拟信号转换成数字信号，并将转换后的数字信号传输给所述ADC数据采集模块，由多个单路ADC模拟电路模块组成； 所述ADC数据采集模块，用于检测外部系统发出的使能ADC的信号，当检测到这个信号后，启动ADC，并同步控制ADC模拟电路模块，并采集ADC模拟电路模块转换后的数字信号，将串行数字信号转换成并行，同时将并行的ADC数据传给所述数据缓存模块； 所述数据缓存模块，用于接收并缓存所述ADC数据采集模块传出的并行ADC数据，以备系统的下一级设备使用和处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院声学研究所，未经中国科学院声学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320124082.1/，转载请声明来源钻瓜专利网。
