[实用新型]动态存储器的列选择信号驱动电路

摘要

本实用新型提供一种动态存储器的列选择信号驱动电路，在现有列选择信号驱动电路的基础上增加PMOS管M3、NMOS管M6和反相器inv2，inv2输入为第二级灵敏放大器的放大使能信号cma，输出为cma_n，M3和M6的栅极接cma_n，当cma为低时，cma_n为高，M3关断，M6导通，列选择信号的值由列选择信号译码电路使能信号和预译码结果决定，当cma为高，cma_n为低，M3导通，M6关断，csl被强制为低。本实用新型通过在动态存储器中第二级灵敏放大器工作时，关闭位线和局部数据线之间的开关，以此解决动态存储器读操作时的电能浪费问题，以有效减少动态存储器的功耗。

主权项

一种动态存储器的列选择信号驱动电路，其特征在于，包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、第一反相器（inv1）和第二反相器（inv2）；第二反相器（inv2）的输入端连接第二级灵敏放大器的放大使能信号线（CMA）或第二级灵敏放大器的均衡信号线（RE_N），第二反相器（inv2）的输出端连接PMOS管M3的栅极和NMOS管M6的栅极；PMOS管M1的栅极和NMOS管M4的栅极连接列选择信号译码电路使能信号输入线（csle）；PMOS管M2的栅极和NMOS管M5的栅极连接预译码结果线（predecode）；PMOS管M1的源极、PMOS管M2的源极和PMOS管M3的源极共接，PMOS管M1的漏极、PMOS管M2的漏极、PMOS管M3的漏极、第一反相器（inv1）的输入端和NMOS管M4的漏极共接，第一反相器（inv1）的输出端连接列选择信号线（CSL），NMOS管M4的源极连接NMOS管M5漏极，NMOS管M5的源极连接NMOS管M6的源极，NMOS管M6的漏极接地。