[实用新型]实时时钟芯片的时钟定时报警模块有效
申请号: | 201320189717.6 | 申请日: | 2013-04-14 |
公开(公告)号: | CN203180867U | 公开(公告)日: | 2013-09-04 |
发明(设计)人: | 卢斌 | 申请(专利权)人: | 嵊州市华丰电子有限公司 |
主分类号: | H03K3/02 | 分类号: | H03K3/02 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 312400 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了实时时钟芯片的时钟定时报警模块,包括串行时钟接口电路和串行数据接口电路,串行时钟接口电路依次连接九进制计数器、移位寄存器的时钟及控制信号、8位移位寄存器和检测读写位,串行数据接口电路依次连接检测应答位、8位移位寄存器和初始化信号,九进制计数器依次连接检测应答位和初始化信号,8位移位寄存器依次连接产生串行输出和输出电路,进一步,8位移位寄存器依次连接检测片选和检测读写位。本实用新型能够可靠完成分、时、周和分、时的定时报警功能,有效保证实时时钟的高精度要求。 | ||
搜索关键词: | 实时 时钟 芯片 定时 报警 模块 | ||
【主权项】:
实时时钟芯片的时钟定时报警模块,其特征在于:包括串行时钟接口电路和串行数据接口电路,所述串行时钟接口电路依次连接九进制计数器、移位寄存器的时钟及控制信号、8位移位寄存器和检测读写位,所述串行数据接口电路依次连接检测应答位、所述8位移位寄存器和初始化信号,所述九进制计数器依次连接所述检测应答位和所述初始化信号,所述8位移位寄存器依次连接产生串行输出和输出电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于嵊州市华丰电子有限公司,未经嵊州市华丰电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201320189717.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种耳机用右外壳
- 下一篇:一种可调节式预应力拉索滑动支座