[实用新型]测试系统有效
申请号: | 201320192587.1 | 申请日: | 2013-04-02 |
公开(公告)号: | CN203312265U | 公开(公告)日: | 2013-11-27 |
发明(设计)人: | A·帕加尼 | 申请(专利权)人: | 意法半导体股份有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张宁 |
地址: | 意大利阿格*** | 国省代码: | 意大利;IT |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型的实施例涉及测试系统,被配置成对至少部分地穿过包括半导体材料的本体的衬底延伸的至少一个通孔执行电测试,测试系统包括电测试电路,电测试电路被配置成实现通过电连接元件检测通孔的至少一个电学参数并且包括集成在衬底中的微电子掩埋结构以便限定在电连接元件和在衬底内的通孔之间的电路径;其中微电子掩埋结构包括至少一个第一掺杂掩埋区域,与通孔的掩埋在衬底内的并且不能从本体的外部访问的第一端至少部分地接触,第一掺杂掩埋区域具有与衬底相反的掺杂以便与衬底形成半导体结,该半导体结被设计为当其被正向偏置时限定电路径半导体结具有小于导电区域的在与垂直方向横切的水平面中的表面的面积的结面积。 | ||
搜索关键词: | 测试 系统 | ||
【主权项】:
一种测试系统,其特征在于,被配置成对在垂直方向上至少部分地穿过包括半导体材料的本体的衬底延伸的至少一个通孔执行电测试,所述测试系统包括集成在所述本体中的电测试电路,电耦合至所述通孔以及由所述本体承载的用于朝着外部电连接的电连接元件,所述电测试电路被配置成实现通过所述电连接元件检测所述通孔的至少一个电学参数并且包括集成在所述衬底中的微电子掩埋结构,以便限定在所述电连接元件和在所述衬底内的所述通孔之间的电路径;其中所述微电子掩埋结构包括至少一个第一掺杂掩埋区域,其与所述通孔的掩埋在所述衬底内的并且不能从所述本体的外部访问的第一端至少部分地接触,所述第一掺杂掩埋区域具有与所述衬底相反的掺杂,以便与所述衬底形成半导体结,该半导体结被设计为当其被正向偏置时限定所述电路径, 所述半导体结具有小于所述导电区域的在与所述垂直方向横切的水平面中的表面的面积的结面积。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201320192587.1/,转载请声明来源钻瓜专利网。
- 上一篇:控制半导体封装中的翘曲的半导体器件
- 下一篇:质谱仪进样装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造