[实用新型]基于CPCI总线接口的3U网络扩展板卡

摘要

本实用新型涉及CPCI总线数据传输技术，具体是一种基于CPCI总线接口的3U网络扩展板卡。本实用新型解决了现有网关总体布局不紧凑、以及对现场安装条件的适应性差的问题。基于CPCI总线接口的3U网络扩展板卡包括FPGA芯片、EPLD芯片、第一单片机、第二单片机、CAN网络接口、I2C管理功能芯片、时钟产生器、第一网络接口、第二网络接口、第三网络接口、第四网络接口、多路选择开关、复位芯片、Flash配置芯片、PCI9056总线桥接口芯片、EEPROM配置芯片、JTAG总线管理专有芯片。本实用新型适用于冶金、汽车制造、烟草机械、环境保护、石油化工、电力能源、纺织机械等领域。

主权项

一种基于CPCI总线接口的3U网络扩展板卡，其特征在于：包括FPGA芯片（U1）、EPLD芯片（U2）、第一单片机（U3）、第二单片机（U4）、CAN网络接口（U5）、I2C管理功能芯片（U6）、时钟产生器（U7）、第一网络接口（U8）、第二网络接口（U9）、第三网络接口（U10）、第四网络接口（U11）、多路选择开关（U12）、复位芯片（U13）、Flash配置芯片（U14）、PCI9056总线桥接口芯片（U15）、EEPROM配置芯片（U16）、JTAG总线管理专有芯片（U17）、带有I2C总线的EEPROM芯片（U18）、BUFFER缓冲芯片（U19）、第一连接器（J1）、第二连接器（J2）、F48连接器（J3）、PC104连接器（J4）；其中，第一单片机（U3）与FPGA芯片（U1）双向连接；第二单片机（U4）与FPGA芯片（U1）双向连接；CAN网络接口（U5）与第二单片机（U4）双向连接；I2C管理功能芯片（U6）的输入端与第二单片机（U4）的输出端连接；时钟产生器（U7）的输出端分别与FPGA芯片（U1）的输入端、第一单片机（U3）的输入端、第二单片机（U4）的输入端、EPLD芯片（U2）的输入端连接；第一网络接口（U8）与第一单片机（U3）双向连接；第二网络接口（U9）与第一单片机（U3）双向连接；第三网络接口（U10）与第二单片机（U4）双向连接；第四网络接口（U11）的输入端与第二单片机（U4）的输出端连接；多路选择开关（U12）的输入端与第四网络接口（U11）的输出端连接；多路选择开关（U12）的输出端与第二单片机（U4）的输入端连接；复位芯片（U13）的输入端与EPLD芯片（U2）的输出端连接；复位芯片（U13）的输出端分别与第一单片机（U3）的输入端、第二单片机（U4）的输入端连接；Flash配置芯片（U14）的输出端与FPGA芯片（U1）的输入端连接；PCI9056总线桥接口芯片（U15）与FPGA芯片（U1）双向连接；EEPROM配置芯片（U16）的输出端与PCI9056总线桥接口芯片（U15）的输入端连接；JTAG总线管理专有芯片（U17）的输入端与第二单片机（U4）的输出端连接；JTAG总线管理专有芯片（U17）的输出端与Flash配置芯片（U14）的输入端连接；BUFFER缓冲芯片（U19）的输入端与时钟产生器（U7）的输出端连接；第一连接器（J1）的输入端与第二单片机（U4）的输出端连接；第一连接器（J1）分别与PCI9056总线桥接口芯片（U15）、JTAG总线管理专有芯片（U17）双向连接；第二连接器（J2）的输入端分别与EPLD芯片（U2）的输出端、I2C管理功能芯片（U6）的输出端、带有I2C总线的EEPROM芯片（U18）的输出端、BUFFER缓冲芯片（U19）的输出端连接；第二连接器（J2）分别与CAN网络接口（U5）、多路选择开关（U12）双向连接；F48连接器（J3）分别与第一网络接口（U8）、第二网络接口（U9）、第三网络接口（U10）、第四网络接口（U11）、PC104连接器（J4）双向连接；PC104连接器（J4）与FPGA芯片（U1）双向连接。