[实用新型]阵列基板行驱动电路

摘要

本实用新型提供一种阵列基板行驱动电路，该驱动电路包括数个阵列基板行驱动单元，该阵列基板行驱动电路的第n级阵列基板行驱动单元具有第n-2级信号输入端（21）、第n+2级信号输入端（22）、时钟信号第一输入端（23）、时钟信号第二输入端（24）、第一低电平输入端（25）、第二低电平输入端（26）、第一输出端（27）及第二输出端（28），第n级阵列基板行驱动单元还包括：上拉驱动单元（32）、上拉单元（34）、及第一至第三下拉单元（36、37、38）。本实用新型通过增加一第二低电平信号，利用第二低电平拉低第一输出端的薄膜晶体管的栅极和源极之间的电压差Vgs，使得该薄膜晶体管的漏电流较小，控制精确。

主权项

一种阵列基板行驱动电路，其特征在于，包括级联的多级阵列基板行驱动单元，其中，所述阵列基板行驱动电路的第n级阵列基板行驱动单元具有第n‑2级信号输入端（21）、第n+2级信号输入端（22）、时钟信号第一输入端（23）、时钟信号第二输入端（24）、第一低电平输入端（25）、第二低电平输入端（26）、第一输出端（27）及第二输出端（28），其中，所述第n级阵列基板行驱动单元的第一输出端（27）用于驱动阵列基板的有源区；当所述第n级阵列基板行驱动单元为第三级至倒数第一级阵列基板行驱动单元中任一阵列基板行驱动单元时，所述第n级阵列基板行驱动单元的第n‑2级信号输入端（21）电性连接至第n‑2级阵列基板行驱动单元的第二输出端（28）；当所述第n级阵列基板行驱动单元为第一级或第二级阵列基板驱动单元时，所述第n‑2级信号输入端（21）用于输入一脉冲激活信号；当所述第n级阵列基板行驱动单元为第一级至倒数第三级阵列基板行驱动单元中任一阵列基板行驱动单元时，所述第n级阵列基板行驱动单元的第二输出端（28）电性连接至第n+2级阵列基板行驱动单元的第n‑2级信号输入端（21），所述第n级阵列基板行驱动单元的第n+2级信号输入端（22）电性连接至第n+2级阵列基板行驱动单元的第一输出端（27）；当所述第n级阵列基板行驱动单元为倒数第一级或倒数第二级阵列基板行驱动单元时，所述第n级阵列基板行驱动单元的第二输出端（28）悬空，所述第n+2级信号输入端（22）用于输入一脉冲激活信号；所述第一低电平输入端（25）用于输入第一低电平，所述第二低电平输入端（26）用于输入第二低电平，且所述第二低电平小于第一低电平；所述阵列基板行驱动电路的第n级阵列基板行驱动单元还包括：上拉驱动单元（32），与第n‑2级信号输入端（21）电性连接；上拉单元（34），分别与上拉驱动单元（32）、时钟信号第一输入端（23）、第一输出端（27）及第二输出端（28）电性连接；第一下拉单元（36），分别与时钟信号第一输入端（23）、第一低电平输入端（25）、第二低电平输入端（26）、上拉驱动单元（32）及上拉单元（34）电性连接；第二下拉单元（37），分别与时钟信号第二输入端（24）、第一低电平输入 端（25）、第二低电平输入端（26）、第一下拉单元（36）、上拉驱动单元（32）及上拉单元（34）电性连接；第三下拉单元（38），分别与第n+2级信号输入端（22）、第一低电平输入端（25）、上拉驱动单元（32）、上拉单元（34）、第一下拉单元（36）、第二下拉单元（37）及第一输出端（27）电性连接。