[实用新型]时间同步主站服务器有效
| 申请号： | 201320700503.0 | 申请日： | 2013-11-07 |
| 公开（公告）号： | CN203563075U | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 孙德金;温聊梅;王学强;郭国信 | 申请（专利权）人： | 山东中瑞电气有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06 |
| 代理公司： | 青岛发思特专利商标代理有限公司 37212 | 代理人： | 耿霞 |
| 地址： | 255086 山东省淄博市高新技*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种时间同步主站服务器，包括DSP、FPGA、M12-OEM、STAR-OEM、第一单片机、第二单片机、2个电源模块、显示模块和通信输出接口，其特征在于：M12-OEM经第一单片机接DSP的155脚和157脚，STAR-OEM经第二单片机接DSP的90脚和91脚，将接收的卫星时间传递给DSP，DSP的RX-MMI脚、TX-MMI脚分别接显示模块，DSP的XA0脚、XA1脚和XA2脚对应接FPGA的32脚、31脚和105脚，DSP的XA3-XA10脚对应接FPGA的110脚-117脚，DSP的XA11脚、XA12脚对应接FPGA的120脚和121脚，FPGA的输出端接通信输出接口。本实用新型不但实现多路时钟源的智能切换，还为从站设备提供对时服务。 | ||
| 搜索关键词： | 时间 同步 服务器 | ||
【主权项】：
一种时间同步主站服务器，包括DSP（1）、FPGA（2）、M12‑OEM（3）、STAR‑OEM（4）、第一单片机（5）、第二单片机（6）、2个电源模块（7）、显示模块（8）和通信输出接口（9），其特征在于：2个电源模块（7）分别对应接DSP（1）和FPGA（2）的电源端，M12‑OEM（3）经第一单片机（5）接DSP（1）的155脚和157脚，STAR‑OEM（4）经第二单片机（6）接DSP（1）的90脚和91脚，DSP（1）的RX‑MMI脚、TX‑MMI脚分别接显示模块（8），DSP（1）的XA0脚、XA1脚和XA2脚对应接FPGA（2）的32脚、31脚和105脚，DSP（1）的XA3‑XA10脚对应接FPGA（2）的110脚‑117脚，DSP（1）的XA11脚、XA12脚对应接FPGA（2）的120脚和121脚，FPGA（2）的输出端接通信输出接口（9），输出多种时标信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东中瑞电气有限公司，未经山东中瑞电气有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320700503.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种动态口令的输出系统
- 下一篇：一种薄膜晶体管、阵列基板和液晶显示面板
