[实用新型]带隙参考电压产生电路

摘要

本实用新型公开了一种带隙参考电压产生电路，包括：一基本带隙参考电压产生电路，在所述基本带隙参考电压产生电路输出端并联一降压分压电阻。通过加入所述降压分压电阻，使得输出参考电压为低于带隙电压（1.2V）的任意电平，且仍维持原先的零温度系数特性，并且可以通过对降压分压电阻的抽头提供任意多个不同电平的参考电压输出。本实用新型能根据需要输出任意多个不同参考电压，且结构简单，所需器件少。

主权项

一种带隙参考电压产生电路，包括：一基本带隙参考电压产生电路，其特征在于，在所述基本带隙参考电压产生电路输出端并联一降压分压电阻； 所述基本带隙参考电压产生电路，包括： 第一PMOS晶体管～第三PMOS晶体管（PM0～PM2），一比较器（AMP1），第一PNP晶体管～第三PNP晶体管（Q0～Q2），第一电阻（R0），第二电阻（R1）； 第一PMOS晶体管～第三PMOS晶体管（PM0～PM2）的源极与电源电压VDD端相连接；第一PMOS晶体管（PM0）的漏极与第一PNP晶体管（Q0）的发射极和比较器（AMP1）的反相输入端相连接，第一PNP晶体管（Q0）的基极和集电极接地GND；第二PMOS晶体管（PM1）的漏极与第一电阻（R0）一端和比较器（AMP1）的正相输入端相连接；第一电阻（R0）的另一端与第二PNP晶体管（Q1）的发射极相连接，第二PNP晶体管（Q1）的基极和集电极接地GND； 第三PMOS晶体管（PM2）的漏极与第二电阻（R1）一端相连接，其连接的节点作为基本带隙参考电压产生电路的输出端；第二电阻（R1）的另一端与第三PNP晶体管（Q2）的发射极相连接，第三PNP晶体管（Q2）的基极和集电极接地GND； 第一PMOS晶体管～第三PMOS晶体管（PM0～PM2）的栅极与比较器（AMP1）的输出端相连接。