[实用新型]百兆数据合路器有效

专利信息
申请号: 201320866547.0 申请日: 2013-12-26
公开(公告)号: CN203661102U 公开(公告)日: 2014-06-18
发明(设计)人: 刘智勇 申请(专利权)人: 珠海市鸿瑞软件技术有限公司
主分类号: H04L12/931 分类号: H04L12/931;H04L12/861
代理公司: 广州市红荔专利代理有限公司 44214 代理人: 王贤义
地址: 519080 广东省珠海*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型旨在提供一种实现多通道传输、精度高、处理速度快的百兆数据合路器。本实用新型包括IRIG-B码时钟源接口、数据接收模块、B码时钟同步模块、时标转发模块、LPDDR控制模块、千兆电口/光口和百兆网口,所述数据接收模块通过所述百兆网口接收网络数据包,所述B码同步模块通过所述IRIG-B码时钟源接口接收信号,产生GPS同步时钟,对接收到的网络数据包标上精度时间戳,所述时标转发模块将网络数据包合并成时标数据包并存储至所述LPDDR控制模块,所述LPDDR控制模块通过所述千兆电口/光口与外围模块进行数据交换。本实用新型可应用于通信技术领域。 
搜索关键词: 百兆 数据 合路器
【主权项】:
一种百兆数据合路器,其特征在于:所述百兆数据合路器包括IRIG‑B码时钟源接口、数据接收模块、B码时钟同步模块、时标转发模块、LPDDR控制模块、千兆电口/光口和百兆网口,所述数据接收模块通过所述百兆网口接收网络数据包,所述B码同步模块通过所述IRIG‑B码时钟源接口接收信号,产生GPS同步时钟,对接收到的网络数据包标上精度时间戳,所述时标转发模块将网络数据包合并成时标数据包并存储至所述LPDDR控制模块,所述LPDDR控制模块通过所述千兆电口/光口与外围模块进行数据交换。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海市鸿瑞软件技术有限公司,未经珠海市鸿瑞软件技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201320866547.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top