[发明专利]一种加扰方法及加扰装置有效
申请号: | 201380003211.4 | 申请日: | 2013-12-31 |
公开(公告)号: | CN105009540B | 公开(公告)日: | 2018-06-19 |
发明(设计)人: | 陈志强;王童童;李长松;李志军 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H04L29/00 | 分类号: | H04L29/00 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 黄志华 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种加扰方法及加扰装置,可应用于灵活以太网。灵活以太网的场景中,可能需要对接收器的以太网接口接收到的以太网帧流的数量以及每个以太网帧流的位宽进行调整。本发明的技术方案中,针对以太网帧流中的每个数据段设置对应的加扰电路以对每个数据段分别进行加扰,每个数据段的比特数量均为M。其中,第一以太网帧流中X个数据段对应的X个加扰电路可以分别计算X个数据段的加扰结果。因此,如果调整后的每个以太网帧流的位宽是M的整数倍,则可以通过对相应数量的加扰电路进行重新配置以对调整后的每个以太网帧流进行加扰。 1 | ||
搜索关键词: | 加扰 以太网帧 数据段 电路 加扰装置 以太网 位宽 以太网接口 对接收器 重新配置 整数倍 灵活 场景 应用 | ||
【主权项】:
1.一种加扰方法,其特征在于,包括:接收第一时钟周期的以太网帧流;获得X个数据段,所述X个数据段是所述第一时钟周期的第一以太网帧流的数据段,所述X个数据段包括第1数据段至第X数据段,所述X个数据段承载在所述第一时钟周期的第一以太网帧流中的位置的前后顺序依次为所述第1数据段至所述第X数据段,所述X个数据段中每个数据段的比特数量为M,M为大于1的整数,X为正整数,且X大于1;获得Y个数据段,所述Y个数据段是所述第一时钟周期的第二以太网帧流的数据段,所述Y个数据段包括第X+1数据段至第X+Y数据段,所述Y个数据段承载在所述第一时钟周期的第二以太网帧流中的位置的前后顺序依次为所述第X+1数据段至所述第X+Y数据段,所述Y个数据段中每个数据段的比特数量为M,Y为正整数,且Y大于1;分别向X个加扰电路分发X个输入数据,所述X个加扰电路与所述X个输入数据一一对应,包括:向第a加扰电路分发第a输入数据,a的取值为1至X中的所有整数;其中,所述向第a加扰电路分发第a输入数据包括:分别向第一计算电路和第二计算电路分发第一数据和第二数据,所述第a输入数据包括所述第一数据和所述第二数据,所述第a加扰电路包括所述第一计算电路、所述第二计算电路以及第三计算电路,所述第一数据包括所述第1数据段至第a数据段,所述第二数据包括第二时钟周期的第一以太网帧流的加扰结果的最后N比特,N为所述加扰多项式的阶数,所述第二时钟周期是所述第一时钟周期的上一个时钟周期;分别向Y个加扰电路分发Y个输入数据,所述Y个加扰电路与所述Y个输入数据一一对应,包括:向第X+b加扰电路分发第X+b输入数据,b的取值为1至Y中的所有整数;其中,所述向第X+b加扰电路分发第X+b输入数据包括:分别向第四计算电路和第五计算电路分发第三数据和第四数据,所述第X+b输入数据包括所述第三数据和所述第四数据,所述第X+b加扰电路包括所述第四计算电路、所述第五计算电路以及第六计算电路,所述第三数据包括所述第X+1数据段至第X+b数据段,所述第四数据包括所述第二时钟周期的第二以太网帧流的加扰结果的最后N比特;所述X个加扰电路分别利用所述X个输入数据并根据加扰多项式并行地计算所述X个数据段的加扰结果,包括:所述第a加扰电路利用所述第a输入数据根据所述加扰多项式并行地计算所述第a数据段的加扰结果;所述X个数据段与所述X个加扰电路一一对应,所述X个加扰电路的每个加扰电路被配置以并行地计算比特数量为M的二进制序列的加扰结果;其中,所述第a加扰电路利用所述第a输入数据并根据所述加扰多项式并行地计算所述第a数据段的加扰结果,包括:所述第一计算电路对所述第一数据中的所述第a数据段的每个比特的所有相关比特执行异或计算以获得所述第a数据段的每个比特的第一结果;所述第二计算电路对所述第二数据中的所述第a数据段的每个比特的所有相关比特执行异或计算以获得所述第a数据段的每个比特的第二结果;所述第三计算电路对所述第a数据段的每个比特的第一结果和第二结果执行异或计算以获得所述第a数据段的每个比特的加扰结果;所述Y个加扰电路分别利用所述Y个输入数据并根据所述加扰多项式并行地计算所述Y个数据段的加扰结果,包括:所述第X+b加扰电路利用所述第X+b输入数据根据所述加扰多项式并行地计算所述第X+b数据段的加扰结果;所述Y个数据段与所述Y个加扰电路一一对应,所述Y个加扰电路的每个加扰电路被配置以并行地计算比特数量为M的二进制序列的加扰结果;其中,所述第X+b加扰电路利用所述第X+b输入数据根据所述加扰多项式并行地计算所述第X+b数据段的加扰结果,包括:所述第四计算电路对所述第三数据中的所述第X+b数据段的每个比特的所有相关比特执行异或计算以获得所述第X+b数据段的每个比特的第一结果;所述第五计算电路对所述第四数据中的所述第X+b数据段的每个比特的所有相关比特执行异或计算以获得所述第X+b数据段的每个比特的第二结果;所述第六计算电路对所述第X+b数据段的每个比特的第一结果和第二结果执行异或计算以获得所述第X+b数据段的每个比特的加扰结果。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201380003211.4/,转载请声明来源钻瓜专利网。
- 上一篇:媒体项目的递送
- 下一篇:无线通信设备间的依赖距离的或者依赖用户的数据交换