[发明专利]混合直写式/回写式高速缓冲存储策略管理器和相关系统和方法有效
| 申请号： | 201380005469.8 | 申请日： | 2013-01-16 |
| 公开（公告）号： | CN104067243B | 公开（公告）日： | 2017-09-12 |
| 发明（设计）人： | 彼得·G·萨索内;克里斯托弗·爱德华·科布;达娜·M·万特雷斯;苏雷什·K·文库马汉提;卢西恩·科德雷斯库 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F12/0804 | 分类号： | G06F12/0804;G06F1/32 |
| 代理公司： | 北京律盟知识产权代理有限责任公司11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 详细描述中所揭示的实施例包含混合直写式/回写式高速缓冲存储策略管理器，和相关系统和方法。一种高速缓冲存储写入策略管理器经配置以确定多个并行高速缓冲存储器当中的至少两个高速缓冲存储器是否在作用中。如果所有一或多个其它高速缓冲存储器不在作用中，那么所述高速缓冲存储写入策略管理器经配置以指导所述并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用回写式高速缓冲存储策略。以此方式，所述高速缓冲存储写入策略管理器可节省功率和/或增加单独作用中处理器核心的性能。如果所述一或多个其它高速缓冲存储器中的任一者在作用中，那么所述高速缓冲存储写入策略管理器经配置以指导所述并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用直写式高速缓冲存储策略。以此方式，当多个处理器核心在作用中时，所述高速缓冲存储写入策略管理器促进所述并行高速缓冲存储器之间的数据一致性。 | ||
| 搜索关键词： | 混合 直写式 回写式 高速 缓冲 存储 策略 管理器 相关 系统 方法 | ||
【主权项】：
一种高速缓冲存储写入策略管理器，其经配置以：确定多个并行高速缓冲存储器当中的至少两个高速缓冲存储器是否在作用中；如果所述多个并行高速缓冲存储器当中的所有一或多个其它高速缓冲存储器不在作用中，那么指导所述多个并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用回写式高速缓冲存储策略；以及如果所述多个并行高速缓冲存储器当中的所述一或多个其它高速缓冲存储器中的任一者在作用中，那么指导所述多个并行高速缓冲存储器当中的一个作用中高速缓冲存储器应用直写式高速缓冲存储策略；其中所述高速缓冲存储写入策略管理器经配置以在所述多个并行高速缓冲存储器当中的所有所述其它高速缓冲存储器变得不在作用中时，指导所述多个并行高速缓冲存储器当中的所述作用中高速缓冲存储器应用所述回写式高速缓冲存储策略。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380005469.8/，转载请声明来源钻瓜专利网。
