[发明专利]小型三维垂直NAND及其制造方法

摘要

一种NAND装置，至少具有垂直NAND串(180)的3x3子阵列，其中控制栅极电极(3，3a，3b，3aL，3aR)在子阵列中是连续的并且在子阵列中没有气隙或电介质填充的沟槽。气隙或电介质填充沟槽(53，63)将NAND的下选择栅极(51)和上选择栅极(61)分别与在相同子阵列中的相邻NAND串的相应的选择栅极分开。气隙或电介质填充沟槽(81)可以分开整个NAND串阵列的不同的子阵列块。NAND装置通过以下方式形成首先形成具有分开的下选择栅极(51)的下选择栅极层，然后形成包含多个NAND串部分的多个存储装置层级，并且然后存储装置层级之上形成具有分开的上选择栅极(61)的上选择栅极层级(60)，多个NAND串部分包括连续的网状控制栅极电极(3)。

主权项

一种单片三维垂直NAND串阵列的制造方法，包括：在衬底上形成下选择栅极层级，该下选择栅极层级包括多个半导体沟道的下部分，多个下源极或漏极电极，每个下源极或漏极电极电连接至该多个半导体沟道的下部分的每一个，以及多个下选择栅极电极，每个下选择栅极电极设置为邻近与每个半导体沟道的该下部分接触的栅极电介质；在形成下选择栅极层的步骤后，在该下选择栅极层级上形成多个存储装置层级，其中该存储装置层级包括多个NAND串部分；以及在该多个存储装置层级上形成上选择栅极层级，该上选择栅极层级包括多个半导体沟道的上部分，多个上源极或漏极电极，每个上源极或漏极电极电连接至该半导体沟道的该多个上部分的每一个，以及多个上选择栅极电极，每个上选择栅极电极设置为邻近与每个半导体沟道的该上部分接触的栅极电介质，其中形成该下选择栅极层级的步骤包括：在该衬底中形成掺杂区域，作为下选择栅极晶体管的公共源极线；在该公共源极线之上形成该下选择栅极晶体管的多个下柱形半导体沟道，其中该下柱形半导体沟道包括多个该半导体沟道的该下部分；在该公共源极线之上和该下柱形半导体沟道的顶部和侧壁上形成该下选择栅极晶体管的下栅极电介质；在该下栅极电介质之上沉积下栅极电极材料；各向同性地刻蚀该下栅极电极材料以形成该下选择栅极晶体管的侧壁间隔体下选择栅极电极；形成与该下选择栅极电极的一侧接触的下连接线；在该下连接线、该下选择栅极电极和该下栅极电介质之上形成下沟槽填充电介质材料；平面化该下沟槽填充电介质以暴露由该下栅极电介质围绕的该下柱形半导体沟道的顶表面；以及在该下沟槽填充电介质和由该下栅极电介质围绕的该下柱形半导体沟道的顶表面之上形成存储孔刻蚀停止层。