[发明专利]半导体存储装置

摘要

提供包括不受阈值电压的偏差的影响且实现了高性能化的氧化物半导体绝缘栅型FET的半导体存储装置。在存储单元(MC)中，第1晶体管元件(T1)的栅极、第2晶体管元件(T2)的源极以及电容元件(Cm)的一端相互连接而形成存储节点(Nm)，第1晶体管元件(T1)的漏极和第2晶体管元件(T2)的漏极相互连接而形成控制节点(Nc)，在排列于同一列的各存储单元(MC)中，控制节点(Nc)与在列方向延伸的共用的第1控制线(CL)连接，第1晶体管元件(T1)的源极与在列方向延伸的共用的数据信号线(DL)连接，第2晶体管元件的栅极与单个第1选择线(WL)连接，电容元件(Cm)的另一端与单个第2选择线(GL)连接，按每个第1控制线(CL)具备一端与第1控制线(CL)连接、另一端与电压供应线(VL)连接的开关元件(SE)。

主权项

一种半导体存储装置，其特征在于，具备至少在列方向排列多个存储单元而成的存储单元阵列，上述存储单元具备绝缘栅型FET的第1晶体管元件、氧化物半导体绝缘栅型FET的第2晶体管元件以及电容元件，在每个上述存储单元中，上述第1晶体管元件的栅极电极、上述第2晶体管元件的源极电极以及上述电容元件的一端相互连接而形成存储节点，上述第1晶体管元件的漏极电极和上述第2晶体管元件的漏极电极相互连接而形成控制节点，在排列于同一列的各行的每个上述存储单元中，上述控制节点与在列方向延伸的共用的第1控制线连接，上述第1晶体管元件的源极电极与在列方向延伸的共用的数据信号线连接，上述第2晶体管元件的栅极电极与单个第1选择线连接，上述电容元件的另一端与单个第2选择线连接，按照每个上述第1控制线具备一端与上述第1控制线连接、另一端与电压供应线连接的开关元件，上述开关元件在进行将上述存储节点的电压状态初始化的初始化动作时和进行读出上述存储节点的电压状态的读出动作时成为导通状态来驱动上述第1控制线，在进行将存储电压写入上述存储节点的写入动作时成为截止状态而将上述第1控制线设为浮动状态。