[发明专利]半导体装置无效
| 申请号： | 201380019814.3 | 申请日： | 2013-10-10 |
| 公开（公告）号： | CN104247005A | 公开（公告）日： | 2014-12-24 |
| 发明（设计）人： | 上西显宽 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/822;H01L27/04;H01L27/06;H01L27/092 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 刘灿强;金玉兰 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在设置于p型块状基板(1)的正面侧的n-扩散区域(2)的表面层，选择性地设置有p扩散区域(3)。对n-扩散区域(2)施加电源电位(VB)，其上配置有高端驱动电路的PMOS(12)和钳位用PMOS(14)。对p扩散区域(3)施加中间电位(VS)，其上配置有高端驱动电路的NMOS(13)。高端驱动电路以中间电位(VS)为基准电位，以中间电位(VS)与电源电位(VB)之间的电位进行动作。钳位用PMOS(14)的阈值电压为-0.1V～-0.6V左右。钳位用PMOS(14)的p+源极区域(41)和栅电极(46)与VB电极(2b)连接。钳位用PMOS(14)的p+漏极区域(42)与VS电极(3b)连接。由此，能够防止因浪涌而导致的破坏。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
一种半导体装置，其特征在于，具备：第一导电型的半导体层；第二导电型的第一半导体区域，设置于所述半导体层的表面层，并施加有第一电位；第一导电型的第二半导体区域，设置于所述第一半导体区域的内部，并施加有第二电位；电路，设置于所述第一半导体区域和所述第二半导体区域，将所述第二电位作为基准电位，并以所述第二电位与比所述第二电位高的所述第一电位之间的电位动作；绝缘栅型场效应晶体管，具有选择性地设置于所述第一半导体区域的内部的第一导电型的源极区域、选择性地设置于所述第一半导体区域的内部的第一导电型的漏极区域、以及在所述第一半导体区域的被所述源极区域和所述漏极区域夹住的部分的表面隔着栅极绝缘膜设置的栅电极，所述绝缘栅型场效应晶体管的阈值电压为‑0.1V～‑0.6V，所述源极区域和所述栅电极与所述第一半导体区域电连接，所述漏极区域与所述第二半导体区域电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380019814.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
