[发明专利]芯片间存储器接口结构有效
| 申请号： | 201380028442.0 | 申请日： | 2013-05-31 |
| 公开（公告）号： | CN104335279B | 公开（公告）日： | 2017-08-15 |
| 发明（设计）人： | J·徐;D·T·全 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C5/04 | 分类号： | G11C5/04;G06F13/16;G06F13/42;G11C5/06;G11C7/10;H01L27/00 |
| 代理公司： | 永新专利商标代理有限公司72002 | 代理人： | 张立达,王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在实施例中，堆叠封装系统具有存储管芯(102、104)和逻辑管芯(106)。存储管芯包括第一存储器(306)和第二存储器(308)，每一个都被操作为与另一个独立，而且每一个都具有被电气连接至逻辑管芯的芯片间接口(310、312)。逻辑管芯具有两个独立的时钟源(318、322)，一个用于向第一存储器提供第一时钟信号，而另一个时钟源用于向第二存储器提供第二时钟信号。 | ||
| 搜索关键词： | 芯片 存储器 接口 结构 | ||
【主权项】：
一种堆叠封装系统，包括：第一管芯(102、104)和第二管芯(106)；所述第一管芯包括：被配置到第一存储器(306)和第二存储器(308)中的多个存储单元，所述第一管芯具有包括所述第一存储器的第一半部分(304L)和包括所述第二存储器的第二半部分(304R)；所述第二管芯包括：中央处理单元(402)；总线(406)，其耦合到所述中央处理单元；存储器管理单元(404)，其耦合到所述总线；第一时钟源，其耦合到所述存储器管理单元用于向所述第一存储器提供第一时钟信号；第二时钟源，其耦合到所述存储器管理单元用于向所述第二存储器提供第二时钟信号，其中所述第一时钟信号独立于所述第二时钟信号，其中，所述第一时钟源和所述第二时钟源是彼此独立的；第一功能单元(318)，其耦合到所述存储器管理单元用于向所述第一存储器驱动第一读数据信号集合和第一写数据信号集合；第二功能单元(322)，其耦合到所述存储器管理单元用于向所述第二存储器驱动第二读数据信号集合和第二写数据信号集合；驱动所述第一读数据信号集合的所述第一功能单元独立于驱动所述第二读数据信号集合的所述第二功能单元之外；驱动所述第一写数据信号集合的所述第一功能单元独立于驱动所述第二写数据信号集合的所述第二功能单元之外；以及将所述第一时钟源耦合到所述第一存储器的第一互连(314、320、310)和所述第二时钟源耦合到所述第二存储器的第二互连(316、324、312)，所述第一时钟源用于驱动所述第一互连以为所述第一存储器提供时钟，所述第二时钟源用于驱动所述第二互连以为所述第二存储器提供时钟，其中，所述第一互连和所述第二互连具有相同的电气长度并且彼此是电气独立的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380028442.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种起停电池用C型电极板
- 下一篇：一种降低电池直流内阻的正极片及其制备方法
