[发明专利]集成电路封装自动布线有效
| 申请号： | 201380033254.7 | 申请日： | 2013-05-07 |
| 公开（公告）号： | CN104396010B | 公开（公告）日： | 2017-09-22 |
| 发明（设计）人： | C.毕晓普;C.M.斯坎伦;T.L.奥尔森 | 申请（专利权）人： | 德卡技术股份有限公司 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;G06F17/50 |
| 代理公司： | 北京市柳沈律师事务所11105 | 代理人： | 焦玉恒 |
| 地址： | 美国亚*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及使用自适应图案化方法形成半导体器件的多种途径，一些途径包括将半导体管芯单元置于载体元件上，计算第二组迹线的迹线几何形状，构造包含第一组迹线的预设层，以及根据计算的迹线几何形状构造所述第二组迹线。形成所述半导体器件还可以包括将所述第一组迹线的至少一条电连接到所述第二组迹线的至少一条，以及通过所述第一组迹线的所述至少一条和所述第二组迹线的所述至少一条将所述半导体管芯单元的至少一个接合焊盘电连接到目标焊盘。 | ||
| 搜索关键词： | 集成电路 封装 自动 布线 | ||
【主权项】：
一种自适应图案化方法，包括：将半导体管芯单元置于载体元件上；构造包含第一组迹线的预设层；在将所述半导体管芯单元置于所述载体元件上后，计算第二组迹线的迹线几何形状；将所述第二组迹线分成多个迹线子组；同时计算每个迹线子组的迹线几何形状；以及根据计算的迹线几何形状构造所述第二组迹线，其中构造所述第二组迹线包括：将所述第一组迹线的至少一条电连接到所述第二组迹线的至少一条，以及通过所述第一组迹线的所述至少一条和所述第二组迹线的所述至少一条将所述半导体管芯单元的至少一个接合焊盘电连接到目标焊盘。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德卡技术股份有限公司，未经德卡技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380033254.7/，转载请声明来源钻瓜专利网。
