[发明专利]具有减小宽度的下沉区

摘要

通过将重掺杂下沉区(216)形成为位于已经形成在半导体本体(210)中的多个紧密间隔的沟槽隔离结构(230)之间而充分减小重掺杂下沉区(216)的宽度。在驱进期间，紧密间隔的沟槽隔离结构(230)显著地限制了横向扩散。

主权项

1.一种半导体结构，其包括：器件；具有顶表面的半导体材料；以及为所述器件提供横向隔离的下沉区，所述下沉区包括：与所述顶表面接触的第一掺杂区、与所述第一掺杂区接触的第二掺杂区以及多个沟槽，每个沟槽从所述顶表面向下延伸到所述半导体材料中，所述第一掺杂区具有第一导电类型，所述多个沟槽相互间隔分开、具有相等的深度并且包括第一沟槽和第二沟槽；以及位于所述多个沟槽中的多个隔离结构，所述多个隔离结构被间隔开并包括第一隔离结构和第二隔离结构，所述第一隔离结构具有与由所述第一沟槽暴露出的所述半导体材料接触的非导电表面，所述第二隔离结构具有与由所述第二沟槽暴露出的所述半导体材料接触的非导电表面，所述第一掺杂区位于所述第一隔离结构和所述第二隔离结构之间并与二者接触，没有第二导电类型的区域水平地位于所述第一隔离结构和所述第二隔离结构之间；其中所述第一掺杂区包括与所述半导体材料的所述顶表面接触、延伸到小于所述第一隔离结构和所述第二隔离结构的深度的深度并从所述第一隔离结构连续延伸到所述第二隔离结构的水平部分，所述水平部分具有一致的掺杂浓度。