[发明专利]对于页漏失处理程序的并行控制

摘要

在一个实施例中，页漏失处理程序包括分页缓存和接收第一线性地址部分并从分页结构获取物理地址的对应的部分的第一步行器，与第一步行器并行地操作的第二步行器，以及响应于第一线性地址部分匹配被第二步行器访问的并行分页结构的对应的线性地址部分，防止第一步行器将获取的物理地址部分存储到分页缓存的逻辑。描述并要求保护其他实施例。

主权项

一种处理器，包括：至少一个执行单元，用于执行指令；以及页漏失处理装置，所述页漏失处理装置包括：多个分页缓存；第一步行器，用于接收第一线性地址的至少一部分，并从存储在系统存储器中的一个或多个分页结构获取物理地址的对应的部分；第二步行器，与所述第一步行器并行地操作；以及并行步行器装置，用于响应于所述第一线性地址部分匹配由所述第二步行器进行的并行分页结构访问的对应的线性地址部分，防止所述第一步行器将所获得的物理地址部分存储在所述分页缓存中的一个中，其中，所述第一步行器用于使用所述第一线性地址部分的第一段和控制寄存器的值来访问第一分页结构，并且基于与所述第一步行器相关联的状态寄存器的第一字段的状态，将来自所述第一分页结构的第一访问的条目存储在第一分页缓存中，并且用于使用所述第一访问的条目和所述第一线性地址部分的第二段来访问第二分页结构，并且基于与所述第一步行器相关联的所述状态寄存器的第二字段的状态，将来自所述第二分页结构的第二访问的条目存储在第二分页缓存中。