[发明专利]3D NAND堆叠式非易失性存储器编程至导电状态有效

专利信息
申请号: 201380057608.1 申请日: 2013-11-01
公开(公告)号: CN105144296A 公开(公告)日: 2015-12-09
发明(设计)人: 安德烈·米赫内亚;西颖·科斯塔;张艳丽 申请(专利权)人: 桑迪士克技术有限公司
主分类号: G11C11/56 分类号: G11C11/56;G11C16/10;H01L27/115;G11C16/04
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 康建峰;韩雪梅
地址: 美国德*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了将3D堆叠式存储设备中的NAND串编程至导电状态。可以通过增大存储元件的Vt来擦除存储元件,可以通过减小存储元件的Vt来对存储元件编程。编程可以包括对选中位线施加一系列增大的电压直到选中存储单元被编程为止。未选中位线可以被保持为几乎地电位或者将近地电位。选中的字线可以接地或者被保持为将近地电位。位于选中字线与位线之间的未选中字线可以接收大约选中位线电压。位于源极线与选中字线之间的未选中字线可以接收选中位线电压的大约一半。可以在不将未选中NAND串的沟道升压以抑制其编程的情况下实现编程。因此,可以避免与升压的沟道电势的泄漏关联的编程干扰。
搜索关键词: nand 堆叠 非易失性存储器 编程 导电 状态
【主权项】:
一种操作3D堆叠式非易失性存储器的方法,所述3D堆叠式非易失性存储器包括:具有水平定向的导电材料的多个字线,所述导电材料与介电材料在堆叠中交替;以及竖直定向的多个NAND串,所述方法包括:将与所述多个NAND串的NAND串集合关联的一组非易失性存储元件擦除至高于零伏特的擦除阈值电压分布(602);以及通过减小所述组中的选中非易失性存储元件的阈值电压来对所述选中非易失性存储元件进行编程,所述编程包括:在与所述NAND串集合中的选中NAND串关联的沟道内创建编程电压(604)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克技术有限公司,未经桑迪士克技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201380057608.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top