[发明专利]利用定向自组装的垂直纳米线晶体管沟道和栅极的图案化有效
申请号: | 201380060134.6 | 申请日: | 2013-06-20 |
公开(公告)号: | CN104798183B | 公开(公告)日: | 2017-05-17 |
发明(设计)人: | P·A·尼许斯;S·希瓦库马 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L21/027 |
代理公司: | 永新专利商标代理有限公司72002 | 代理人: | 林金朝,王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明描述了定向自组装(DSA)材料或二嵌段共聚物,其可能基于一次光刻操作来对最终限定垂直纳米线晶体管的沟道区和栅极电极的特征进行图案化。在实施例中,DSA材料被约束在使用常规光刻技术进行图案化的引导开口内。在实施例中,沟道区和栅极电极材料对准到DSA材料内的分离的区域的边缘。 | ||
搜索关键词: | 利用 定向 组装 垂直 纳米 晶体管 沟道 栅极 图案 | ||
【主权项】:
一种在衬底上形成纳米线场效应晶体管(FET)的方法,所述方法包括:在设置在所述晶体管的源极/漏极半导体层之上的掩模层中以光刻方式对第一直径的引导开口进行图案化;将定向自组装(DSA)材料沉积到所述引导开口中;将所述定向自组装(DSA)材料分离成被所述引导开口内的外部聚合物区完全包围的内部聚合物区;通过相对于彼此有选择地去除所述内部聚合物区和所述外部聚合物区的其中之一来在所述引导开口内限定所述晶体管的半导体沟道区,其中,所述半导体沟道区的直径以及与所述引导开口的边缘的间隔都由定向自组装(DSA)分离部来限定;去除所述内部聚合物区和所述外部聚合物区中的另一个;将栅极电介质沉积在所述半导体沟道区之上;以及利用具有自对准到所述引导开口的外直径的环形栅极电极包围所述半导体沟道区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201380060134.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造