[发明专利]时钟发生电路的重新配置

摘要

本公开涉及时钟发生电路的重新配置。公开了可以包括时钟和同步信号的生成的同步数字系统的实施例。多个可用时钟信号当中任何一个都可被选择用作主时钟，而不会造成同步数字系统中由时钟引起的错误。时钟信号可以自动地或者通过编程选择。时钟发生电路可以生成最初被用作主时钟的时钟信号。通过首先选择可用时钟信号当中另一个用作主时钟，时钟发生电路可以被动态地重新配置，而不中断同步数字系统的操作。

主权项

1.一种用于在同步数字系统的时钟分配网络中重新配置时钟发生电路的方法，所述方法包括：利用所述时钟发生电路生成第一时钟信号；选择所述第一时钟信号作为所述同步数字系统的主时钟；选择第二时钟信号作为所述主时钟，其中所述选择第二时钟信号包括使所述第二时钟信号代替所述第一时钟信号作为所述主时钟，而不造成所述同步数字系统中由时钟引起的错误；在所述第二时钟信号充当所述主时钟的时间期间，重新配置所述时钟发生电路；及在所述时钟发生电路已经稳定之后，选择所述第一时钟信号作为所述同步数字系统的主时钟，其中所述选择所述第一时钟信号包括使所述第一时钟信号代替所述第二时钟信号作为所述主时钟，而不造成所述同步数字系统中由时钟引起的错误；其中所述同步数字系统被包括在芯片上；并且其中所述第二时钟信号由独立于外部时钟信号的片上振荡器生成；检测需要选择片上生成的时钟信号作为所述主时钟的条件；响应于所述检测，选择所述第二时钟信号；其中需要选择片上生成的时钟信号作为所述主时钟的条件包括指示可能篡改所述同步数字系统的信号；以及在选择所述第二时钟信号作为所述主时钟之后，使用所述主时钟清除所述同步数字系统的状态信息。