[发明专利]具有MOTFET的像素化成像器和工艺有效

专利信息
申请号: 201380065558.1 申请日: 2013-12-09
公开(公告)号: CN104854710A 公开(公告)日: 2015-08-19
发明(设计)人: 谢泉隆;俞钢 申请(专利权)人: 希百特股份有限公司
主分类号: H01L31/036 分类号: H01L31/036
代理公司: 中原信达知识产权代理有限责任公司 11219 代理人: 韩峰;孙志湧
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造像素化成像器的方法,其包括:提供基板,该基板具有底部接触层和接触层上的感测元件覆盖层。用沟槽将覆盖层分成感测元件的阵列,沟槽将相邻的感测元件隔离。感测元件电极与各感测元件相邻地形成,上覆于沟槽并且限定TFT。在上覆电极的电介质层上和限定与各TFT相邻的感测元件的覆盖层被暴露的上表面上,形成金属氧化物半导体(MOS)材料层。在各TFT上沉积金属层,并且将金属层分成在感测元件电极的相对侧上的源/漏电极。用于形成S/D电极之一的金属与上覆于所述半导体层的被暴露表面的MOS材料相接触,由此,阵列中的各感测元件通过MOS材料电连接到相邻的TFT。
搜索关键词: 具有 motfet 像素 化成 工艺
【主权项】:
一种制造像素化成像器的方法,所述方法包括以下步骤:提供基板,所述基板具有底部接触层和在所述底部接触层上沉积或生长的感测元件覆盖层;用沟槽将所述感测元件覆盖层分成感测元件的阵列,所述沟槽将所述阵列中的相邻感测元件隔离;形成与所述阵列中的各感测元件相邻的栅电极,各栅电极上覆于隔离沟槽并且限定薄膜晶体管(TFT);在上覆于各TFT的所述栅电极的栅电介质层上以及在限定与各TFT相邻的所述感测元件的所述感测元件覆盖层被暴露的上表面上,形成金属氧化物半导体材料层;并且在包围所述栅电极的区域的上方的各TFT的所述金属氧化物半导体材料层上沉积源/漏金属层,并且将所述源/漏金属层分成在所述栅电极的相对侧上的S/D电极,用于形成所述S/D电极中的一个的金属与上覆于相邻感测元件的所述感测元件覆盖层的所述被暴露的上表面上的所述金属氧化物半导体材料形成电接触,由此,所述阵列中的各感测元件通过所述金属氧化物半导体材料被电连接到相邻的TFT。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于希百特股份有限公司,未经希百特股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201380065558.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top