[发明专利]半导体装置及其制造方法在审
申请号: | 201380078189.X | 申请日: | 2013-07-16 |
公开(公告)号: | CN105453239A | 公开(公告)日: | 2016-03-30 |
发明(设计)人: | 毛利友纪;峰利之;三木浩史;松村三江子;滨村浩孝 | 申请(专利权)人: | 株式会社日立制作所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/12;H01L29/78 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 张敬强;严星铁 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种在例如以SiC功率MOSFET为代表的使用禁带宽度比硅大的半导体材料的半导体装置中,确保与Si功率MOSFET近似的栅绝缘膜的可靠性的技术。为了实现该目的,在SiC功率MOSFET中,栅电极(GE)由与栅绝缘膜(GOX)接触地形成且厚度为200nm以下的多结晶硅膜(PF1)和与该多结晶硅膜(PF1)接触地形成且任意厚度的多结晶硅膜(PF2)构成。 | ||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
【主权项】:
一种半导体装置,其特征在于,具备:(a)具有第一主面及与上述第一主面相反面的第二主面,由禁带宽度比硅大的半导体材料构成的第一导电型的基板;(b)形成于上述基板的上述第一主面上的上述第一导电型的漂移层;(c)距上述漂移层的表面具有第一深度,在上述漂移层内导入有与上述第一导电型不同的第二导电型的第一杂质的上述第二导电型的焊接区域;(d)距上述漂移层的表面具有第二深度,在上述焊接区域的端部离开地配置于上述焊接区域内,导入有上述第一导电型的第二杂质的上述第一导电型的源区域;(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘膜;(f)与上述栅绝缘膜接触的栅电极;以及(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域,上述栅电极包括:(f1)损害抑制层,其与上述栅绝缘膜接触,抑制对上述栅绝缘膜的损害;以及(f2)电阻减小层,其形成于上述损害抑制层上,与未设置该电阻减小层的情况相比,有助于减小栅电极电阻,上述损害抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料构成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所,未经株式会社日立制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201380078189.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造