[发明专利]一种提高芯片逻辑时序的串行数据帧匹配方法在审
| 申请号： | 201410011293.3 | 申请日： | 2014-01-10 |
| 公开（公告）号： | CN103744827A | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 王恩东;胡雷钧;李仁刚 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F15/76 | 分类号： | G06F15/76;G06F12/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 250101 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高芯片逻辑时序的串行数据帧匹配方法，在串行数据处理模块内部设置基准偏移移位器、标准数据帧比较器、多维度匹配分组结构和匹配组合定位控制器，首先将串行数据输入基准偏移移位器，串行数据在基准偏移移位器中进行移位滑动，然后在标准数据帧比较器中与标准数据帧进行比较，之后输出匹配结果，该匹配结果中包含一个命中信息；然后将该匹配结果在多维度匹配分组结构中进行多维度分组并进行逻辑处理，经过逻辑处理的匹配信息经过匹配组合定位控制器进行重新组合形成定位匹配数据的控制信号，能够快速定位匹配数据，并缓存输出。本发明和现有技术相比，大大降低了串行数据处理逻辑设计的复杂度，有效提高了芯片逻辑时序。 | ||
| 搜索关键词： | 一种 提高 芯片 逻辑 时序 串行 数据 匹配 方法 | ||
【主权项】：
一种提高芯片逻辑时序的串行数据帧匹配方法，其特征在于，在串行数据处理模块内部设置基准偏移移位器、标准数据帧比较器、多维度匹配分组结构和匹配组合定位控制器，首先将串行数据输入基准偏移移位器，串行数据在基准偏移移位器中进行移位滑动，然后在标准数据帧比较器中与标准数据帧进行比较，之后输出匹配结果，该匹配结果中包含一个命中信息；然后将该匹配结果在多维度匹配分组结构中进行多维度分组并进行逻辑处理，经过逻辑处理的匹配信息经过匹配组合定位控制器进行重新组合形成定位匹配数据的控制信号，能够快速定位匹配数据，并缓存输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410011293.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种涡轮增压器的耐久试验方法
- 下一篇：一种发动机热试台架驱动机构
