[发明专利]芯片队列压缩验证方法有效
| 申请号： | 201410011406.X | 申请日： | 2014-01-10 |
| 公开（公告）号： | CN103763214B | 公开（公告）日： | 2017-11-14 |
| 发明（设计）人： | 张梅;吴瑞 | 申请（专利权）人： | 迈普通信技术股份有限公司 |
| 主分类号： | H04L12/851 | 分类号： | H04L12/851;H04L12/46 |
| 代理公司： | 成都宏顺专利代理事务所(普通合伙)51227 | 代理人： | 李顺德 |
| 地址： | 610041 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及虚拟交换系统设计中使用的芯片队列压缩后的一种验证方法。本发明公开了一种芯片队列压缩验证方法，可以适用于大多数压缩技术的验证。本发明的技术方案是，芯片队列压缩验证方法，包括步骤a、将两台支持虚拟交换技术的第一设备和第二设备通过1条虚拟交换链路相连；b、第一设备通过2条物理链路连接测试仪，第二设备通过1条物理链路连接测试仪；c、测试仪通过所述2条物理链路按照一定比例向第一设备灌包；d、检测第二设备出口流量比例和丢包情况。本发明不局限于硬件的固有限制，不需要设计额外的软件测试模块，有效的降低了固件投入及人力时间成本。本发明可以广泛适用于有队列数目限制的芯片，进行队列压缩后的验证测试。 | ||
| 搜索关键词： | 芯片 队列 压缩 验证 方法 | ||
【主权项】：
芯片队列压缩验证方法，包括步骤：a、将两台支持虚拟交换技术的第一设备和第二设备通过1条虚拟交换链路相连；b、第一设备通过2条物理链路连接测试仪，第二设备通过1条物理链路连接测试仪；c、测试仪通过所述2条物理链路按照一定比例向第一设备灌包，2条物理链路具有不同的优先级，分别用于发送不同QOS值的报文流量；d、检测第二设备出口流量比例和丢包情况，验证芯片队列压缩效果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司，未经迈普通信技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410011406.X/，转载请声明来源钻瓜专利网。
