[发明专利]基于FPGA的通用双向计数器的优化实现方法有效
| 申请号： | 201410011494.3 | 申请日： | 2014-01-10 |
| 公开（公告）号： | CN104779951B | 公开（公告）日： | 2018-07-13 |
| 发明（设计）人： | 樊平;耿嘉;刘明 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | H03K23/50 | 分类号： | H03K23/50 |
| 代理公司： | 北京亿腾知识产权代理事务所 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的通用双向计数器的优化实现方法，所述方法包括：通过第一查找表逻辑输出第一加数；将所述计数器的四个逻辑输入信号全部输入第二查找表，逻辑运算后输出和数；通过绕线结构持续选通第一加数为进位选通器的第一输入信号；其中所述绕线结构的输入为所述第一加数和所述第二查找表的一个逻辑输入信号；所述进位选通器根据所述和数逻辑选通第一输入信号或第二输入信号，得到进位输出信号；其中所述第二输入信号为进位输入信号；将所述进位输入信号与所述和数进行异或逻辑运算，得到所述计数器当前位的输出结果。本发明提供的优化实现方法，对于每一位的逻辑运算都省去了一个查找表资源的占用，同时也有效的降低了逻辑时延。 | ||
| 搜索关键词： | 查找表 加数 进位输入信号 逻辑输入信号 计数器 双向计数器 逻辑运算 绕线结构 选通器 进位 选通 优化 进位输出信号 异或逻辑运算 逻辑时延 逻辑输出 输出结果 通用 占用 输出 | ||
【主权项】：
1.一种基于FPGA的通用双向计数器的优化实现方法，其特征在于，所述方法包括：通过第一查找表逻辑输出第一加数；将所述计数器的四个逻辑输入信号全部输入第二查找表，逻辑运算后输出和数；通过选通器持续选通第一加数为进位选通器的第一输入信号；其中所述选通器的输入为所述第一加数和所述第二查找表的一个逻辑输入信号；所述进位选通器根据所述和数逻辑选通第一输入信号或第二输入信号，得到进位输出信号；其中所述第二输入信号为进位输入信号；将所述进位输入信号与所述和数进行异或逻辑运算，得到所述计数器当前位的输出结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410011494.3/，转载请声明来源钻瓜专利网。
