[发明专利]译码方法、存储器存储装置、存储器控制电路单元

摘要

本发明提供一种译码方法、存储器存储装置、存储器控制电路单元。此译码方法包括：根据第一读取电压读取至少一个存储单元以取得至少一个第一验证比特；根据第一验证比特执行硬比特模式译码程序，并且判断硬比特模式译码程序是否产生第一有效码字；若硬比特模式译码程序没有产生第一有效码字，取得存储单元的存储信息；根据存储信息决定一电压个数；根据符合电压个数的多个第二读取电压来读取存储单元以取得多个第二验证比特；以及根据第二验证比特执行软比特模式译码程序。藉此，可以增加译码的速度。

主权项

1.一种译码方法，其特征在于，用于一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个存储单元，该译码方法包括：根据一第一读取电压读取该些存储单元的至少其中之一以取得至少一第一验证比特；根据该至少一第一验证比特执行一硬比特模式译码程序，并且判断该硬比特模式译码程序是否产生一第一有效码字；若该硬比特模式译码程序没有产生该第一有效码字，取得该些存储单元的该至少其中之一的一存储信息；根据该存储信息决定一电压个数；根据符合该电压个数的多个第二读取电压来读取该些存储单元的该至少其中之一以取得多个第二验证比特；以及根据该些第二验证比特执行一第一软比特模式译码程序，其中，一数据存储在该些存储单元的该至少其中之一，并且根据该存储信息决定该电压个数的步骤包括：根据该存储信息估测该数据中错误比特的总数，其中该电压个数与该数据中错误比特的总数呈正相关。