[发明专利]一种支持向量机的FPGA并行计算实现装置

摘要

本发明提供了一种支持向量机的FPGA并行计算实现装置，解决目前软件训练SVM时速度慢的问题。本发明在PC上位机上实现了数据预处理与存储模块和任务配置模块，在FPGA上实现了SVC训练模块、SVR训练模块和模型测试模块。SVC/SVR训练模块可以有多个，在进行训练时对训练样本分为若干份同时进行训练。PC上位机和FPGA之间通过RS232通讯接口进行数据传输。本发明可用于处理所有实数类型的数据，具有通用性，并且充分利用FPGA的并行性，可以令多个SVM模块并行运算，大大提高了SVM的训练速度。

主权项

一种支持向量机的FPGA并行计算实现装置，其特征在于，在PC上位机上实现了数据预处理与存储模块以及任务配置模块，在FPGA上实现了支持向量分类机(SVC)训练模块、支持向量回归机(SVR)训练模块以及模型测试模块；PC上位机和FPGA之间通过RS232通讯接口进行数据传输；所述的数据预处理与存储模块完成数据的转换与存储，包括：将训练数据和测试数据进行归一化处理；将归一化后的数据乘以1024后四舍五入进行取整，将取整后的十进制数据转换为四位十六进制数据存储；将每四位十六进制数据分成两个两位十六进制数据，通过RS232传输入FPGA中，在传输到FPGA后再合并为四位十六进制数据；所述的任务配置模块将任务配置的指令和参数数据通过RS232传给FPGA；任务配置的指令是指训练SVC或SVR；参数数据包括：SVC或者SVR的高斯核函数、惩罚因子和不敏感损失函数；所述的SVC训练模块或SVR训练模块利用训练样本对SVC或SVR进行训练；SVC训练模块与SVR训练模块都具有N个，在进行SVC或SVR训练时，训练样本随机分为N份分别输入N个SVC或SVR训练模块中进行训练，N为大于等于1的整数；各SVC训练模块或SVR训练模块首先计算输入的训练样本数据的高斯核函数值，并将32位高斯核函数值分为两个16位的数据存入片外16位的SSRAM中，然后利用序列最小最优化算法训练SVC或SVR；所述的模型测试模块利用测试样本，对训练得到的SVC或SVR进行测试。