[发明专利]60GHz通信系统中FFT处理器的重排序模块有效
| 申请号： | 201410023818.5 | 申请日： | 2014-01-20 |
| 公开（公告）号： | CN103914432A | 公开（公告）日： | 2014-07-09 |
| 发明（设计）人： | 王超;严余伟;傅晓宇 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F17/14 | 分类号： | G06F17/14 |
| 代理公司： | 成都宏顺专利代理事务所(普通合伙) 51227 | 代理人： | 王伟 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种60Hz通信系统中FFT处理器的重排序模块，其具体包括：第一路径选择器、RAM模块、第二路径选择器以及控制模块，所述第一路径选择器的输入端用于输入8路并行的FFT处理器运算结果，RAM模块的输入端与第一路径选择器的输出端相连，第二路径选择器的输入端与RAM模块的输出端连接，第二路径选择器的输出端用于输出排序后的8路并行的FFT处理器运算结果，所述控制模块分别与所述第一路径选择器、RAM模块以及第二路径选择器连接；其处理的过程简单，RAM消耗量为现有技术中该种FFT的重排序模块的一半，并且适用于IEEE802.11.ad协议下8路并行流水线FFT处理器。 | ||
| 搜索关键词： | 60 ghz 通信 系统 fft 处理器 排序 模块 | ||
【主权项】：
60Hz通信系统中FFT处理器的重排序模块，其特征在于，具体包括：第一路径选择器、RAM模块、第二路径选择器以及控制模块，所述第一路径选择器的输入端用于输入8路并行的FFT处理器运算结果，RAM模块的输入端与第一路径选择器的输出端相连，第二路径选择器的输入端与RAM模块的输出端连接，第二路径选择器的输出端用于输出排序后的8路并行的FFT处理器运算结果，所述控制模块分别与所述第一路径选择器、RAM模块以及第二路径选择器连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410023818.5/，转载请声明来源钻瓜专利网。
