[发明专利]用于高速收发器中改变数据位宽的变速箱电路及其工作方法

摘要

本发明涉及一种用于高速收发器中改变数据位宽的变速箱电路及其工作方法，通过控制输入数据所使用时钟与输出数据所使用时钟的产生，以及两个时钟之间的相位关系，来控制不同数据位宽之间的转换，从而实现各内部模块之间的数据位宽匹配。所述变速箱电路包括：计数器生成电路、时钟产生电路、第一数据宽度转换电路、第二数据宽度转换电路，所述计数器生成电路的输出连接时钟产生电路，时钟产生电路的输入连接时钟源，时钟产生电路的输出连接第一数据宽度转换电路和第二数据宽度转换电路。本发明的优点是：在不影响数据传输比特率，不降低数据传输效率的情况下任意进行数据位宽的转换，并适用于任何芯片设计中的变速箱电路的设计方法与电路。

主权项

用于高速收发器中改变数据位宽的变速箱电路，其特征是：包括计数器生成电路、时钟产生电路、第一数据宽度转换电路、第二数据宽度转换电路，所述计数器生成电路的输出连接时钟产生电路，时钟产生电路的输入连接时钟源，时钟产生电路的输出连接第一数据宽度转换电路和第二数据宽度转换电路；所述计数器生成电路，用来控制位宽转换的整个过程，包括第一计数器和第二计数器，第一计数器和第二计数器的计数值都是由输入数据和输出数据的位宽值决定；当变速箱的输入数据的位宽m大于变速箱的输出数据的位宽n时，第一计数器控制重组后输入时钟的每一个周期的长度和输出数据移位的情况，第二计数器的值控制着输入数据移位的情况；当变速箱的输入数据的位宽m小于变速箱的输出数据的位宽n时，第一计数器控制重组后输出时钟的每一个周期的长度和输出数据移位的情况，第二计数器的值控制着输入数据移位的情况；在复位信号有效时，第一计数器和第二计数器的值为全零；第一计数器的计数范围是0到i，第二计数器的计数范围是0到j+k‑1；当变速箱的输入数据的位宽m大于该变速箱的输出数据的位宽n时，第一计数器的计数范围经过j次从0到i‑1的计数后，进行k次0到i的计数，然后再重新进行j次从0到i‑1的计数，再进行k次0到i的计数，并一直重复这个计数过程；当变速箱的输入数据的位宽m小于该变速箱的输出数据的位宽n时，第一计数器的计数范围经过k次从0到i的计数后，进行j次0到i‑1的计数，然后再重新进行k次从0到i的计数，再进行j次0到i‑1的计数，并一直重复这个计数过程；第一计数器开始一次从0到i‑1的计数或者从0到i的计数，第二计数器加1；所述时钟产生电路，用以产生变速箱电路的数据输入和输出时钟；根据计数器生成电路的值，对输入时钟源进行分频，产生变速箱所需要的数据输入时钟和数据输出时钟，在第一计数器的值为0时，产生的重组时钟为高电平，在第一计数器的值为(i‑1)/2时，产生的重组时钟变为低电平；当变速箱的输入数据的位宽m大于变速箱的输出数据的位宽n时，所述时钟产生电路产生数据输入时钟；当变速箱的输入数据的位宽m小于变速箱的输出数据的位宽n时，所述时钟产生电路产生数据输出时钟；所述第一数据宽度转换电路，用以在相同的比特率下进行减少数据宽度的转换，第一数据宽度转换电路输入数据的位宽m大于输出数据的位宽n；在进行位宽转换之前，对输入的m比特数据在变速箱时钟源产生的数据输入时钟下进行多周期延时；第一数据宽度转换电路中缓冲器的大小为j*(m‑i*n)+m，用于对输入数据进行暂时的存储；第一数据宽度转换电路工作时：1.1、第一计数器的值决定变速箱数据的转变，在第一计数器开始计数时，输入新的m比特数据进缓冲器，上个周期移位保留的数据作为低位，在第一计数器的计数范围为0到i‑1时，右移输出i个n比特数据，此时保留的数据移位到缓冲器的最低位，当第一计数器的计数范围为0到i时，右移输出i+1个n比特数据，在经历了k次的计数0到i后，保留的比特数为0，接下来重复本段操作；1.2、第二计数器的值决定输入的新m比特的数据在缓冲器的中的位置以及上周期积累比特数，上周期积累的比特数总是作为低位，新输入的m比特的数据作为高位，缓冲器其余的最高比特补零，第二计数器的计数范围在0到j‑1时，第二计数器每加1，积累的比特数增加m‑i*n，当第二计数器的计数范围在j到j+k‑1时，第二计数器每加1，积累的比特数减少n，当第二计数器的值为j+k‑1时，积累的比特数为零，此时完成j+k个m比特的输入数据到(i+1)*k+i*j个n比特输出数据的转换；所述第二数据宽度转换电路，用以在相同的比特率下进行增加数据宽度的转换，第二数据宽度转换电路输入数据的位宽m小于输出数据的位宽n；在进行位宽转换之前，对输入的m比特数据在变速箱时钟源产生的数据输入时钟下进行多周期延时；第二数据宽度转换电路中缓冲器的大小为j*i*m，用于对输入数据进行暂时的存储；第二数据宽度转换电路工作时：2.1、第一计数器的值决定变速箱数据的转变，在第一计数器开始从0到i计数时，输入新的i+1个m比特数据进缓冲器，在第一计数器的值为i时，缓冲器右移输出n比特的数据，此时保留的数据移位到缓冲器的最低位，当第一计数器的计数范围为0到i‑1时，输入新的i个m比特数据进缓冲器，在第一计数器的值为i‑1时，缓冲器右移输出n比特的数据，在经历了k次的计数范围是0到i和j次的计数范围是0到i‑1后，保留的比特数为0，接下来重复本段操作；2.2、第二计数器的值决定输入的新m比特的数据在缓冲器的中的位置以及上周期积累比特数，上周期积累的比特数总是作为低位，新输入的m比特的数据按输入顺序依次作为高位，缓冲器其余的最高比特补零，当第二计数器的值为0时，积累的比特数为(i+1)*m‑n，当第二计数器的值为j+k‑1时，积累的比特数为零，此时完成(i+1)*k+i*j个m比特的输入数据到j+k个n比特输出数据的转换；所述m，n，i，j，k均为正整数。