[发明专利]不改变数据传输波特率而增加数据位宽的变速箱电路及工作方法

摘要

本发明涉及一种在不改变数据传输的波特率的情况下增多数据位宽的变速箱电路及工作方法。所述变速箱电路包括：数据位宽转换电路、计数器生成电路和标志位产生电路，所述计数器生成电路的输出分别连接数据位宽转换电路和标志位产生电路。此变速箱可以利用该变速箱的输入数据的同步时钟，作为输出数据所使用的时钟，而不需要额外的输入时钟，从而达到简化时钟电路的设计，降低整个系统电路设计的额外开销，提高设计的可靠性。尤其适用于在电路内部设计中，模块之间或者各IP之间的数据位宽不匹配，在不改变数据传输波特率的情况下调整模块之间的数据位宽，从而实现各内部模块之间的数据位宽匹配。

主权项

不改变数据传输波特率而增加数据位宽的变速箱电路，其特征是，包括数据位宽转换电路、计数器生成电路和标志位产生电路，所述计数器生成电路的输出分别连接数据位宽转换电路和标志位产生电路；所述数据位宽转换电路，用以在相同的波特率下进行不同数据宽度的转换，数据位宽转换电路输入数据的位宽为m，输出数据的位宽为n，n>m；数据位宽转换电路输出数据与输入数据使用同一个时钟；在每个输出时钟的时钟周期下，数据位宽转换电路都输入一个m比特的数据；在进行位宽转换之前，对输入的m比特数据进行多周期延时；根据计数器的值决定变速箱数据的输入和输出：计数器的值为i，2i，…，((n‑m)/k‑1)*i时，暂停输出一个新的n位数据，当前周期继续输入m比特的数据；在计数器的值为((n‑m)/k)*i时，输出n比特数据后，当前周期的保留比特数为零；在计数器的其余数值时，输入新的m位数据，上周期保留的数据作为n位输出数据的低位，当前周期输入的数据填充高位，输入数据的其余比特数作为下一周期的保留数据；其中i为正整数，k为m、n和n‑m的最大公约数；所述计数器生成电路，用来控制位宽转换的整个过程，接收到数据发送端开始发送数据的信号时，计数器清零；计数器的值由输出数据位宽的值决定；每一个时钟周期，计数器加1；计数器的计数范围是0到n/k‑1；所述标志位产生电路，用以产生变速箱电路的各种标志位，当计数器的值为i‑1，2i‑1，…，((n‑m)/k)*i‑1时，产生输出数据无效标志位送到数据接收模块。