[发明专利]基于FPGA的多频段数据检测仪

摘要

本发明请求保护一种基于FPGA的多频段数据检测仪，涉及无线传感器网络技术领域。该多频段数据检测仪包括，无线数据采集模块、数据管理和传输模块、存储器模块，无线数据采集模块由21个功能独立的射频接收模块构成，每个射频接收模块负责一个信道的数据采集，完成2.4GHz频段16个信道、780MHz频段4个信道和433MHz频段1个信道无线数据报文的采集，通过串口传输给数据管理模块，数据管理模块调度信道通过以太网传给上位机；存储器模块控制一个串口接收机，接收来自射频接收模块的串行比特流。将所有信道打上了时间戳的数据报文缓存在总FIFO中，最后，将处理后的数据报文通过网口上传到上位机做协议分析。

主权项

基于FPGA的多频段数据检测仪,包括：无线数据采集模块、数据管理和传输模块、存储器模块，其特征在于，无线数据采集模块由21个功能独立的射频接收模块构成，每个射频接收模块负责一个信道的数据采集，完成2.4GHz频段、780MHz频段和433MHz频段的21个信道无线数据报文的采集，为无线数据报文添加包头、包尾、信道号、长度、链路质量指示LQI值和接收灵敏度RSSI值，通过串口传输给数据管理和传输模块；数据管理模块接收来自21个射频模块的数据报文，记录各信道数据报文到来的时间戳，再将记录的时间戳缓存，调度各信道数据报文和时间戳有序转存至存储器模块，并获得同步信号，传输模块读取缓存的数据报文和时间戳，采用UDP方式传输给上位机，数据管理模块调度信道具体包括，FPGA数据处理单元将1843200Hz时域中的起始字节使能信号Start_bytes_en和结束字节使能信号Finish_bytes_en同步到50MHz的时域中，射频接收模块串口接收机产生的起始字节使能信号Start_bytes_en触发计时器记录当前信道时间戳，结束字节使能信号Finish_bytes_en触发调度信道选通信号channel_en,同步模块采用边沿检测同步器，将起始字节使能信号和结束字节使能信号由慢时钟域同步到快时钟域，边沿同步器的数字电路，慢时钟域的信号通过慢时钟域上的一个触发器，直接进入同步器的第一个触发器中，在快时钟域中输入信号同最后一个触发器的输出取反后产生一个与快时钟周期等宽、高电平有效的脉冲信号，即为同步后的fast_trigger_o信号，当传输数据报文时，传输模块顺序读取21个数据FIFO和21个时间戳FIFO，同时将各个信道的时间戳添加在报文后面，产生写控制信号将射频模块接收的报文和时间戳都存储在总FIFO中；存储器模块包 括异步数据先入先出存储器FIFO，调度各信道数据报文和时间戳有序转存至存储器模块包括，存储器模块控制一个串口接收机，各个信道的数据报文及其时间戳被缓存在各自的先入先出存储器FIFO中，当某个信道同步后的结束字节使能信号到来时置高当前信道使能信号，直到收到来自发送模块的整包结束信号，禁用此信道使能信号；当传输数据报文时，传输模块顺序读取21个数据先入先出存储器FIFO和21个时间戳先入先出存储器FIFO，同时将各个信道的时间戳添加在报文后面，产生写控制信号将射频模块接收的报文和时间戳都存储在总先入先出存储器FIFO中。