[发明专利]半导体器件的制造方法有效

专利信息
申请号: 201410035893.3 申请日: 2014-01-24
公开(公告)号: CN103972177B 公开(公告)日: 2018-03-30
发明(设计)人: 佃荣次;片山弘造;园田贤一郎;国清辰也 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L21/336 分类号: H01L21/336;H01L27/11573;H01L27/11568;H01L29/792;H01L21/283;H01L27/115;H01L29/423;H01L27/11563
代理公司: 中原信达知识产权代理有限责任公司11219 代理人: 李兰,孙志湧
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种半导体器件的制造方法,该半导体器件具有较高可靠性的存储单元。在使存储单元形成区中的第一及第二堆叠结构PE1,PE2形成为比晶体管形成区的第三堆叠结构PE3高之后,再以覆盖第一至第三堆叠结构的方式形成层间绝缘膜,并对其进行抛光。
搜索关键词: 半导体器件 制造 方法
【主权项】:
一种半导体器件的制造方法,所述半导体器件包括形成在半导体衬底的主表面上的存储单元和外围晶体管,所述制造方法包括以下步骤:制备所述半导体衬底;在形成有所述存储单元的存储单元形成区中的所述主表面上形成第一堆叠结构,所述第一堆叠结构通过堆叠第一绝缘膜和与所述第一绝缘膜的上表面接触的第一伪电极来获得;在所述存储单元形成区中的所述主表面上形成第二堆叠结构,所述第二堆叠结构通过堆叠第二绝缘膜和第二伪电极来获得,所述第二绝缘膜被形成为与所述第一堆叠结构的侧面接触并且还被形成为具有延伸到所述半导体衬底的所述主表面上的延长部,所述第二伪电极包括所述第二绝缘膜的所述延长部的上表面地与所述第二绝缘膜接触;在形成有所述外围晶体管的外围晶体管形成区中的所述主表面上形成第三堆叠结构,所述第三堆叠结构通过堆叠第三绝缘膜和与所述第三绝缘膜的上表面接触的第三伪电极来获得;形成层间绝缘膜,以便覆盖所述第一堆叠结构、第二堆叠结构和第三堆叠结构;对所述层间绝缘膜的一部分以及所述第一伪电极、第二伪电极和第三伪电极的上表面进行抛光,使得所述第一伪电极、第二伪电极和第三伪电极的上表面从所述层间绝缘膜露出,并且使得所述层间绝缘膜的上表面和露出的所述第一伪电极、第二伪电极和第三伪电极的上表面变平坦;除去露出的所述第一伪电极、第二伪电极和第三伪电极,并且形成第一开口部、第二开口部和第三开口部中的每一个;以及将包括含金属膜和其他膜的含金属堆叠膜填埋到所述第一开口部、所述第二开口部和所述第三开口部中的每一个内,并且由此形成第一含金属膜、第二含金属膜和第三含金属膜,其中,所述第一堆叠结构和第二堆叠结构中的每一个被形成为具有比所述第三堆叠结构大的高度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410035893.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top