[发明专利]功率集成器件及其制作方法

摘要

本发明涉及半导体技术领域，公开了一种功率集成器件及其制作方法。通过改变功率集成器件基底的掺杂离子，使其和基底背面的金属层的接触形成低接触电阻，从而省略了基底背面注入与退火工艺，降低了CDMOS产品的生产成本，缩短了CDMOS产品的制作周期。

主权项

一种功率集成器件的制作方法，其特征在于，包括：向半导体基底中掺杂第一离子，形成第一导电类型的重掺杂基底；在所述重掺杂基底的背面形成第一阻挡层薄膜，在所述重掺杂基底的正面形成第二阻挡层薄膜；图形化所述第二阻挡层薄膜，形成第二阻挡层的图案；以所述第二阻挡层图案为掩膜，向所述重掺杂基底掺杂第二离子，形成第二导电类型的重掺杂埋层；通过干法刻蚀仅去除第二阻挡层；在所述重掺杂埋层的上方形成第二导电类型的轻掺杂外延层；在所述第一阻挡层薄膜之下形成金属层，其中，所述第一离子和金属层的接触形成低接触电阻。