[发明专利]处理器以及处理方法有效
申请号: | 201410041737.8 | 申请日: | 2014-01-28 |
公开(公告)号: | CN104063357B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | 安岛雄一郎 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G06F17/16 | 分类号: | G06F17/16 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 康建峰,吴琼 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种处理器以及处理方法。在该处理器中包括有多个乘法器和多个加法器以执行矩阵乘积处理,算术处理中涉及的输入矢量数据的每个数据被用于两个乘法器中,从而使用单一指令来执行在矩阵乘积运算中的不同行和不同列的元素的算术处理,这使得能够共享输入数据以减少在整个矩阵乘积处理中数据移动的次数并且减少功率消耗。 | ||
搜索关键词: | 处理器 以及 处理 方法 | ||
【主权项】:
一种处理器,包括:第一乘法器,所述第一乘法器在第一输入端处接收第一组的四条输入数据中的第一输入数据并在第二输入端处接收第二组的四条输入数据中的第一输入数据,并且输出两个所述输入数据的乘积;第二乘法器,所述第二乘法器在第一输入端处接收所述第一组的第二输入数据并在第二输入端处接收所述第二组的第三输入数据,并且输出两个所述输入数据的乘积;第三乘法器,所述第三乘法器在第一输入端处接收所述第一组的所述第二输入数据并在第二输入端处接收所述第二组的第四输入数据,并且输出两个所述输入数据的乘积;第四乘法器,所述第四乘法器在第一输入端处接收所述第一组的所述第一输入数据并在第二输入端处接收所述第二组的第二输入数据,并且输出两个所述输入数据的乘积;第五乘法器,所述第五乘法器在第一输入端处接收所述第一组的第三输入数据并在第二输入端处接收所述第二组的所述第一输入数据,并且输出两个所述输入数据的乘积;第六乘法器,所述第六乘法器在第一输入端处接收所述第一组的第四输入数据并在第二输入端处接收所述第二组的所述第三输入数据,并且输出两个所述输入数据的乘积;第七乘法器,所述第七乘法器在第一输入端处接收所述第一组的所述第四输入数据并在第二输入端处接收所述第二组的所述第四输入数据,并且输出两个所述输入数据的乘积;第八乘法器,所述第八乘法器在第一输入端处接收所述第一组的所述第三输入数据并在第二输入端处接收所述第二组的所述第二输入数据,并且输出两个所述输入数据的乘积;第一加法器,所述第一加法器将所述第一乘法器的输出与所述第二乘法器的输出相加以输出所述相加的结果作为第一输出数据;第二加法器,所述第二加法器将所述第三乘法器的输出与所述第四乘法器的输出相加以输出所述相加的结果作为第二输出数据;第三加法器,所述第三加法器将所述第五乘法器的输出与所述第六乘法器的输出相加以输出所述相加的结果作为第三输出数据;第四加法器,所述第四加法器将所述第七乘法器的输出与所述第八乘法器的输出相加以输出所述相加的结果作为第四输出数据;多个选择器,每个所述选择器根据控制信号选择并且输出所述第二组的所述第二输入数据或所述第三输入数据,其中:所述第二乘法器和所述第六乘法器在第二输入端处接收第一选择器的输出;以及所述第四乘法器和所述第八乘法器在第二输入端处接收第二选择器的输出,所述第二选择器在所述第一选择器根据所述控制信号输出所述第二输入数据时输出所述第三输入数据以及在所述第一选择器根据所述控制信号输出所述第三输入数据时输出所述第二输入数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410041737.8/,转载请声明来源钻瓜专利网。
- 上一篇:电子设备及其显示处理方法
- 下一篇:数据预取方法及装置