[发明专利]针对差分时钟信号的芯片可靠性测试方法和系统有效
| 申请号： | 201410053680.3 | 申请日： | 2014-02-18 |
| 公开（公告）号： | CN103777134B | 公开（公告）日： | 2017-04-19 |
| 发明（设计）人： | 洪献珍;王鑫;欧阳本铖 | 申请（专利权）人： | 迈普通信技术股份有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京中博世达专利商标代理有限公司11274 | 代理人： | 申健 |
| 地址： | 610041 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种针对差分时钟信号的芯片可靠性测试方法，涉及可靠性测试技术领域，能够有效的验证芯片的稳定性和健壮性。一种针对差分时钟信号的芯片可靠性测试方法，包括在所述芯片的正输入端和负输入端之间连接电阻；对所述芯片进行测试。一种针对差分时钟信号的芯片可靠性测试方法，包括断开所述芯片的正输入端与所述时钟源的正输出端之间的连接，并在所述芯片的正输入端与所述时钟源的正输出端之间连接第一电阻；和/或，断开所述芯片的负输入端与所述时钟源的负输出端之间的连接，并在所述芯片的负输入端与所述时钟源的负输出端之间连接第二电阻；对所述芯片进行测试。 | ||
| 搜索关键词： | 针对 时钟 信号 芯片 可靠性 测试 方法 系统 | ||
【主权项】：
一种针对差分时钟信号的芯片可靠性测试方法，所述芯片具有用于接收差分时钟信号的正输入端和负输入端，所述芯片的正输入端连接于时钟源的正输出端，所述芯片的负输入端连接于所述时钟源的负输出端，其特征在于，包括：在所述芯片的正输入端和负输入端之间连接电阻；对所述芯片进行测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司，未经迈普通信技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410053680.3/，转载请声明来源钻瓜专利网。
