[发明专利]分级架构的CT探测器寄存器内容传输方法和CT探测器有效
申请号: | 201410053963.8 | 申请日: | 2014-02-18 |
公开(公告)号: | CN103995687B | 公开(公告)日: | 2017-01-04 |
发明(设计)人: | K.盖斯林格;A.格拉夫;E.戈茨;S.哈特曼 | 申请(专利权)人: | 西门子公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;A61B6/03 |
代理公司: | 北京市柳沈律师事务所11105 | 代理人: | 谢强 |
地址: | 暂无信息 | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种用于传输带有分级的硬件架构的CT‑探测器的寄存器内容的方法,其中第一层级通过控制单元构成,其包括用于位于更低层分级的FPGA的被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的中间寄存器,通过每一次新的读取,将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA新的寄存器内容传送到下一个层级,通过每一次新的读取,将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中,并且在由中央控制器非同步传达读出指令的情况下,仅仅从寄存器表中读出所述寄存器内容。另外本发明还涉及一种用于执行该方法的CT‑探测器。 | ||
搜索关键词: | 分级 架构 ct 探测器 寄存器 内容 传输 方法 | ||
【主权项】:
一种用于在中央控制器(10)和与其相连的分别带有至少一个被称为FPGA(5.1;5.2.1‑5.2.n)的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT‑探测器(5)的寄存器内容的方法,其中所述FPGA(5.1;5.2.1‑5.2.n)被划分为至少两个层级(I,II),并且在连续发生的CT‑探测器(5)的读取期间,循环地超过一个层级执行寄存器内容的写入过程和读出过程,并且相对于读取非同步地在中央控制器(10)和FPGA(5.1;5.2.1‑5.2.n)的第一层级(I)之间执行写入指令和读出指令,其特征在于:1.1所述第一层级(I)通过控制单元(5.1)构成,其包括用于位于更低层分级的FPGA(5.2.1‑5.2.n)的被读出的寄存器内容的寄存器表(5.1.1)和用于待写入的寄存器内容的寄存器(5.1.2),1.2通过每一次新的读取,将分别在先前的读取期间从中央控制器(10)到达控制单元(5.1)的、位于更低分级的FPGA(5.2.1‑5.2.n)的新的寄存器内容传送到下一个层级(II),1.3通过每一次新的读取,将所有位于更低层分级的FPGA(5.2.1‑5.2.n)的寄存器内容更新地记录在控制单元(5.1)的寄存器表(5.1.1)中,并且1.4在由中央控制器(10)非同步传达读出指令的情况下,仅仅从寄存器表(5.1.1)中读出寄存器内容。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410053963.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种基于GPU的并行时间序列挖掘方法
- 下一篇:一种芳香保健吊坠的制作方法