[发明专利]半导体存储装置

摘要

本发明提供一种半导体存储装置。本发明的闪存包括：页面缓冲器/感测电路，包括可保持大小与存储阵列的页面对应的数据的易失性存储元件；及高速缓冲寄存器，包括可保持大小与存储阵列的页面对应的数据的非易失性存储元件。页面缓冲器/感测电路包括感测电路、数据寄存器、传输栅极，数据寄存器可与输入输出缓冲器进行数据的收发。高速缓冲寄存器包括RRAM，RRAM可经由传输栅极而与输入输出缓冲器进行数据的收发，且可经由传输栅极而与数据寄存器进行数据的收发。

主权项

1.一种半导体存储装置，其特征在于，包括：存储阵列，形成多个存储元件；选择机构，选择所述存储阵列的页面；数据保持机构，结合于所述存储阵列，且可保持从所述存储阵列的被选择出的页面读取的数据或编写至被选择出的页面的数据；输入输出机构，接收从外部输入的数据，或接收输出至外部的数据；以及控制机构，控制数据的读取及编写；且所述数据保持机构包括：第一数据保持部，包括可保持大小与所述存储阵列的页面对应的数据的易失性存储元件；第二数据保持部，包括可保持大小与所述存储阵列的页面对应的数据的非易失性存储元件；感测电路，连接于所述第一数据保持部与所述存储阵列之间，其中所述感测电路被配置为向所述存储阵列提供与写入数据对应的电位以写入所述写入数据，其中所述感测电路被配置为从所述存储阵列感测读取数据以读取所述读取数据，并且感测的所述读取数据保持在所述第一数据保持部分中；第一数据传输栅极，连接于第一数据保持部与所述输入输出机构之间；第二数据传输栅极，连接于第二数据保持部与所述输入输出机构之间；以及第三数据传输栅极，连接于第一节点与第二节点之间，其中所述第一节点位于所述第一数据保持部与所述感测电路之间，所述第二节点位于所述第二数据保持部与所述第二数据传输栅极之间，其中所述控制机构通过控制所述第一数据传输栅极、所述第二数据传输栅极及所述第三数据传输栅极执行数据的传输。