[发明专利]具有双端口从锁存器的正边缘复位触发器

摘要

本申请案涉及具有双端口从锁存器的正边缘复位触发器。在本发明的实施例中，一种触发器电路含有2输入多路复用器、主锁存器、传送门及从锁存器。所述多路复用器的扫描启用控制信号SE及SEN确定将数据还是扫描数据输入到所述主锁存器。时钟信号CKT及CLKZ以及保持控制信号RET及RETN确定何时锁存所述主锁存器。所述从锁存器经配置以接收所述主锁存器的输出、第二数据位D2、所述时钟信号CKT及CLKZ、所述保持控制信号RET及RETN、从控制信号SS及SSN。所述信号CKT、CLKZ、RET、RETN、SS、SSN及PREN确定在所述从锁存器中锁存所述主锁存器的所述输出还是所述第二数据位D2。控制信号RET及RETN确定在保持模式期间何时将数据存储于所述从锁存器中。

主权项

1.一种触发器电路，其包括：多路复用器，其经配置以接收第一数据位、扫描数据位、扫描启用控制信号(SE)及所述扫描启用控制信号的二进制逻辑补数信号，其中所述扫描启用控制信号以及所述扫描启用控制信号的二进制逻辑补数信号确定所述多路复用器的数据输出是所述第一数据位的二进制补数还是扫描数据位的二进制补数；主锁存器，其经配置以接收所述多路复用器的所述数据输出、时钟信号、所述时钟信号的二进制逻辑补数信号、保持控制信号、所述保持控制信号(RET)的二进制逻辑补数信号、复位信号以及所述复位信号的二进制逻辑补数信号，其中所述时钟信号、所述时钟信号的二进制逻辑补数信号、所述保持控制信号、所述保持控制信号的二进制逻辑补数信号、所述复位信号以及所述复位信号的二进制逻辑补数信号确定何时在所述主锁存器的输出上呈现所述多路复用器的所述数据输出的二进制逻辑值及何时在所述主锁存器中锁存所述主锁存器的所述输出；传送门，其中所述传送门在所述时钟信号从低逻辑值转变到逻辑高值时将数据从所述主锁存器的所述输出传送到所述传送门的输出；从锁存器，其经配置以接收所述传送门的所述输出、第二数据位、所述时钟信号、所述时钟信号的所述二进制逻辑补数信号、所述保持控制信号、所述保持控制信号的所述二进制逻辑补数信号、从控制信号及所述从控制信号(SS)的二进制逻辑补数信号(SSN)，其中所述时钟信号、所述时钟信号的二进制逻辑补数信号、所述保持控制信号、所述保持控制信号的所述二进制逻辑补数信号、所述从控制信号以及所述从控制信号的二进制逻辑补数信号确定在所述从锁存器中锁存所述传送门的所述输出还是所述第二数据位。