[发明专利]一种具有超结结构的半导体器件

摘要

本发明一种具有超结结构的半导体器件，包括从下到上依次设置的N型掺杂半导体衬底和内部设有第一P型填充阱区、第二P型填充阱区和第三P型填充阱区N型掺杂外延层；第一P型填充阱区的上侧设有第一P型掺杂区，第一P型掺杂区中设有N型掺杂区，第二P型填充阱区上侧设有第二P型掺杂区；包括第二P型填充阱区、第二P型掺杂区、第三P型填充阱区和对应的部分N型掺杂外延层的终端耐压结构区域T布置在包括第一P型填充阱区、第一P型掺杂区、N型掺杂区和对应的部分N型掺杂外延层构成原胞源极区域C的外围；两者上设置在部分栅氧化层上方介质层内的多晶硅对应原胞源极区域C和终端结构区域T的部分分别构成栅电极和多晶硅场板结构。

主权项

一种具有超结结构的半导体器件，其特征在于，包括从下到上依次设置的N型掺杂半导体衬底（1）和N型掺杂外延层（2）；N型掺杂外延层（2）内部设有P型填充阱区（3），P型填充阱区（3）包括由内向外设置且结构相同的第一P型填充阱区（31）、第二P型填充阱区（32）和第三P型填充阱区（33）；第一P型填充阱区（31）的上侧设有第一P型掺杂区（41），第一P型掺杂区（41）中设有N型掺杂区（51），第二P型填充阱区（32）上侧设有第二P型掺杂区（42）；所述的第一P型填充阱区（31）、第一P型掺杂区（41）、N型掺杂区（51）和对应的部分N型掺杂外延层（2）共同构成原胞源极区域C；所述的第二P型填充阱区（32）、第二P型掺杂区（42）、第三P型填充阱区（33）和对应的部分N型掺杂外延层（2）共同构成终端耐压结构区域T；上表面最外围设置有N型掺杂电极接触区（52）的终端耐压结构区域T布置在原胞源极区域C的外围；原胞源极区域C和终端耐压结构区域T上方依次设有栅氧化层、介质层（7）和上金属层，部分栅氧化层上方介质层（7）内设置多晶硅；上金属层穿过栅氧化层和介质层（7）对应连接在第一P型掺杂区（41）和第二P型掺杂区（42）上方的部分构成源极金属电极（8），对应连接在N型掺杂电极接触区（52）上方的部分构成截止环电极（9）；设置在N型掺杂半导体衬底（1）下方的下金属层构成漏极金属电极（10）；多晶硅对应原胞源极区域C的部分构成栅电极（61）；多晶硅对应终端结构区域T的部分构成多晶硅场板结构，与源极金属电极（8）相连的部分为内侧多晶硅场板结构（62），与截止环电极（9）相连为外侧多晶硅场板结构（64），内侧多晶硅场板结构（62）与外侧多晶硅场板结构（64）之间设置有若干呈间隔环形设置的中间多晶硅场板结构（63）。