[发明专利]一种分数阶次不同的含x2的Lorenz型混沌切换系统方法及电路

摘要

本发明提供一种分数阶次不同的含x²的Lorenz型混沌切换系统方法及电路，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3和乘法器U4实现乘法运算，利用模拟开关U5实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3和乘法器U4采用AD633JN，所述模拟开关U5采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U5，所述运算放大器U2连接乘法器U3和模拟开关U5，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2，所述模拟开关U5连接运算放大器U1和运算放大器U2，提出了一个新型的混沌系统的新型切换方法及电路，这对增加混沌系统切换的类型及这种混沌系统应用于工程实践提供了一种新思路。

主权项

1.一种分数阶次不同的含x²的Lorenz型混沌切换系统方法，其特征是在于，包括以下步骤：（1）含x²的Lorenz型混沌系统i的方程为：dx/dt=a(y-x)dy/dt=bx+cy-xzdz/dt=x2-hz---i,a=20,b=14,c=10.6,h=2.8]]>（2）0.9阶含x²的Lorenz型混沌系统ii的方程为：d0.9x/dt0.9=a(y-x)d0.9y/dt0.9=bx+cy-xzd0.9z/dt0.9=x2-hz---ii,a=20,b=14,c=10.6,h=2.8]]>（3）0.1阶含x²的Lorenz型混沌系统iii的方程为：d0.1x/dt0.1=a(y-x)d0.1y/dt0.1=bx+cy-xzd0.1z/dt0.1=x2-hz---iii,a=20,b=14,c=10.6,h=2.8]]>(4)构造切换函数q=f(x),其中f(x)的表达式iv为：q=f(x)=0.9x>00.1x≤0---iv]]>(5)由ii、iii和iv构造一种分数阶次不同的含x²的Lorenz型混沌切换系统v为：dqx/dtq=a(y-x)dqy/dtq=bx+cy-xzdqz/dtq=x2-hza=20,b=14,c=10.6,h=2.8,q=f(x)=0.9x>00.1x≤0---v]]>(6)根据分数阶次不同的含x²的Lorenz型混沌切换系统v构造模拟电路系统，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3和乘法器U4实现乘法运算，利用模拟开关U5实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3和乘法器U4采用AD633JN，所述模拟开关U5采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U5，所述运算放大器U2连接乘法器U3和模拟开关U5，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2，所述模拟开关U5连接运算放大器U1和运算放大器U2；所述运算放大器U1的第1引脚通过电阻R3与运算放大器U1的第2引脚相接，通过电阻R8与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，通过电阻R4接运算放大器U1的第6引脚，运算放大器U1的第8引脚通过电阻R5接运算放大器U1的第2引脚，通过电阻R6接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U3的第1引脚，接乘法器U4的第1、3引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U5的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U5的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R7接运算放大器U1的第9引脚；所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U5的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U5的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U5的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；所述乘法器U3的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U1的第6引脚，第8引脚接VCC；所述乘法器U4的第1、3引脚接运算放大器U1的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；所述模拟开关U5的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。