[发明专利]嵌入的基于SONOS的存储单元有效

专利信息
申请号: 201410064510.5 申请日: 2014-02-25
公开(公告)号: CN104009005B 公开(公告)日: 2019-08-16
发明(设计)人: 克里希纳斯瓦米·库马尔;伊葛·葛兹尼索夫;范卡特拉曼·普拉哈卡 申请(专利权)人: 经度快闪存储解决方案有限责任公司
主分类号: H01L27/11568 分类号: H01L27/11568;H01L27/1157;H01L27/11573;H01L29/49;H01L29/78;H01L29/792;H01L21/8234;H01L29/167;H01L21/336;H01L29/51;H01L27/088;H01L29/423
代理公司: 北京泛华伟业知识产权代理有限公司 11280 代理人: 王勇
地址: 爱尔兰*** 国省代码: 爱尔兰;IE
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了嵌入的基于SONOS的存储单元。描述了包括嵌入的基于SONOS的非易失性存储(NVM)晶体管和MOS晶体管的多个存储单元及其形成方法。通常,该方法包括:在衬底上形成电介质叠层,电介质叠层包含衬底上的隧道电介质,和在隧道电介质上的电荷捕获层;图案化电介质叠层,以在衬底的第一区域中形成存储器件的NVM晶体管的栅极叠层,同时并发地从衬底的第二区域去除电介质叠层;以及进行基准CMOS工艺流程的栅极氧化处理,以热生长覆盖第二区域中的衬底的MOS晶体管的栅极氧化物,同时并发地生长覆盖电荷捕获层的阻挡氧化物。在一个实施方式中,通过植入铟来形成NVM晶体管的沟道。
搜索关键词: 衬底 电介质叠层 存储单元 嵌入的 电荷捕获层 隧道电介质 第二区域 并发 非易失性存储 图案化电介质 栅极氧化物 存储器件 第一区域 氧化处理 栅极叠层 工艺流程 热生长 晶体管 氧化物 叠层 覆盖 沟道 去除 植入 阻挡 生长
【主权项】:
1.一种制造半导体器件的方法,包括:在衬底上形成电介质叠层,所述电介质叠层包含在所述衬底上的隧道电介质以及在所述隧道电介质上的电荷捕获层、在所述电荷捕获层上的帽层,和在所述帽层上的牺牲氧化物;图案化所述电介质叠层,以在所述衬底的第一区域中形成存储器件的非易失性存储NVM晶体管的栅极叠层,同时并发地从所述衬底的第二区域去除所述电介质叠层;进行栅极氧化GOX预清洗,以从所述栅极叠层去除所述牺牲氧化物和所述帽层的至少顶部部分,同时并发地从所述第二区域去除衬垫氧化物;以及进行基准CMOS工艺流程的栅极氧化处理,以形成覆盖所述第二区域中的所述衬底的金属氧化物半导体MOS晶体管的栅极氧化物,同时并发地氧化所述帽层的至少剩余底部部分以形成覆盖所述电荷捕获层的阻挡氧化物。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于经度快闪存储解决方案有限责任公司,未经经度快闪存储解决方案有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410064510.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top