[发明专利]处理设备在审
| 申请号： | 201410064639.6 | 申请日： | 2014-02-25 |
| 公开（公告）号： | CN104077236A | 公开（公告）日： | 2014-10-01 |
| 发明（设计）人： | 福田高利;森健司郎;高田修司 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 康建峰;陈炜 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及处理设备。当从另一处理设备输入无效请求时，高速缓冲控制器将无效请求具有的一组无效请求地址和输出无效请求的该另一处理设备的标识符寄存在无效历史表中。当中央处理单元试图读取没有存储在高速缓冲存储器中的第一地址处的数据时，如果第一地址寄存在无效历史表中，则高速缓冲控制器将包含第一地址的一致读取请求输出至输出了与第一地址对应的无效请求的另一处理设备的标识符所指示的另一处理设备，或者如果第一地址没有寄存在无效历史表中，则高速缓冲控制器将包含第一地址的一致读取请求输出至所有其他处理设备。 | ||
| 搜索关键词： | 处理 设备 | ||
【主权项】：
一种处理设备，包括：高速缓冲存储器，所述高速缓冲存储器存储主存储器的部分数据的副本；中央处理单元，所述中央处理单元访问所述高速缓冲存储器中的数据；高速缓冲控制器，所述高速缓冲控制器控制所述高速缓冲存储器；以及无效历史表，其中：当从另一处理设备输入无效请求时，所述高速缓冲控制器将所述无效请求具有的一组无效请求地址和输出所述无效请求的所述另一处理设备的标识符寄存在所述无效历史表中；以及当所述中央处理单元试图读取没有存储在所述高速缓冲存储器中的第一地址处的数据时，如果所述第一地址寄存在所述无效历史表中，则所述高速缓冲控制器将包含所述第一地址的一致读取请求输出至输出了与所述第一地址对应的无效请求的另一处理设备的标识符所指示的所述另一处理设备，或者如果所述第一地址没有寄存在所述无效历史表中，则所述高速缓冲控制器将包含所述第一地址的一致读取请求输出至所有其他处理设备。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410064639.6/，转载请声明来源钻瓜专利网。
