[发明专利]半导体器件的形成方法有效
申请号: | 201410077118.4 | 申请日: | 2014-03-04 |
公开(公告)号: | CN104900579B | 公开(公告)日: | 2017-11-03 |
发明(设计)人: | 周鸣 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种半导体器件的形成方法,包括在半导体衬底的介电层上,形成以掺碳的氧化硅为材料的第一硬掩模层,掺碳的氧化硅形成工艺中,不会形成氧气等离子气体,因而避免氧气等离子气体造成介电层损伤;在第一掩模层上形成以掺碳和氟的氧化硅为材料的第二硬掩模层,以第一硬掩模层和第二硬掩模层为整体作为硬掩模层,并以硬掩模层内的硬掩模图案为掩模刻蚀介电层,在介电层内形成开孔;之后采用清洗溶液清洗开孔。其中,清洗第二硬掩模层的速率大于清洗第一硬掩模层的速率,从而可有效扩大硬掩模层以及介电层内的开孔的开口,在后续向介电层的开孔内填充金属材料过程中,便于金属材料进入介电层的开孔内,优化开孔内的金属的结构形态。 | ||
搜索关键词: | 半导体器件 形成 方法 | ||
【主权项】:
一种半导体器件的形成方法,其特征在于:包括:提供半导体衬底;在所述半导体衬底上形成介电层;在所述介电层上形成第一硬掩模层,所述第一硬掩模层的材料为掺碳的氧化硅;在所述第一硬掩模层上形成第二硬掩模层,所述第二硬掩模层的材料为掺碳和氟的氧化硅;刻蚀所述第二硬掩模层和第一硬掩模层,形成硬掩模图案;沿所述硬掩模图案刻蚀所述介电层,在所述介电层内形成开孔;采用清洗溶液清洗所述开孔,所述清洗溶液清洗所述第二硬掩模层的速率大于清洗第一硬掩模层的速率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410077118.4/,转载请声明来源钻瓜专利网。
- 上一篇:MTM反熔丝制作方法
- 下一篇:利用空间原子层沉积进行无缝间隙充填
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造